FPGA combinational

23
Desain Sistem Digital Rangkaian Kombinasional Eko Setiawan

description

FPGA, XILINX, Computer engineer, hardware

Transcript of FPGA combinational

PowerPoint Presentation

Desain Sistem Digital Rangkaian KombinasionalEko SetiawanDekoderSebuah dekoderterdiri dari:N input2N output

Dekoder

MSBMSBEnkoderAn encoder has: 2N inputs, N outputsAn encoder outputs the binary value of the selected (or active) input.An encoder performs the inverse operation of a decoder.

PermasalahanApa yang terjadi jika lebih dari satu input yang aktif?Bagaimana keluaran jika tidak ada input yang aktif?

Jika lebih dari satu input yang aktif maka input orde tertinggi yang diprioritaskan.Orde tertinggi di-enkode-kan ke outputValid indicator, d, ditambahkan untuk menginformasikan terdapat input atau tidak.Output invalid jika tidak ada input yang aktifd = 0Output valid jika minimal terdapat satu input yang aktifd = 1Priority EncodersPriority Encoder

ROUTING CIRCUIT WITH CONCURRENT ASSIGNMENT STATEMENTS

ROUTING CIRCUIT WITH IF AND CASE STATEMENTS(MODELING WITH A PROCESS, sequential method)

Concurrent methodSequential method

Concurrent methodSequential methodCase Statement

LatihanBuat program VHDL untuk Decoder 3 to 8 with enableEnablea(2)a(1)a(0)b011111111-00001111-00110011-01010101000000000000000100000010000001000000100000010000001000000100000010000000

Tugas-3 (Kelompok)Susunlah sebuah enkoder dengan aturan:MasukanOutput0/ 000001/ 0001digit LSB ke-1 NIM anggota-12/ 0010digit LSB ke-2 NIM anggota-23/ 0011digit LSB ke-3 NIM anggota-3Dst. s/d 15Masukan berupa representasi angka biner pada switchKeluaran berupa representasi angka biner pada LED