Electronica Digital

I N S T I T U T O P O L I T É C N I C O N A C I O N A L SECRETARÍA ACADÉMICA

DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS

PROGRAMA SINTÉTICO

CARRERA: Ingeniería en Sistemas Computacionales

ASIGNATURA: Electrónica Digital SEMESTRE: Tercero

OBJETIVO GENERAL:

El alumno establecerá las bases para la comprensión y diseño de sistemas digitales. CONTENIDO SINTÉTICO:

Unidad I. - Sistemas de numeración y códigos. Unidad II. - Técnicas de minimización. Unidad III.- Circuitos integrados Digitales. Unidad IV.- Lógica combinacional. Unidad V.- Circuitos de temporización. Unidad VI.- Lógica secuencial. Unidad VII.- Dispositivos lógicos programables (PLD`s).

METODOLOGÍA

Se utilizará la metodología del aprendizaje a través del trabajo grupal, la cual requiere la participación activa y constante de los alumnos en la búsqueda, lectura y análisis de la información que posibilite la integración de los aspectos teóricos y prácticos.

EVALUACIÓN Y ACREDITACIÓN:

ü 80% de Asistencia como requisito ü Entrega de tareas ü Tres Exámenes escritos ü Entrega de prácticas de laboratorio ü Entrega de proyecto

BIBLIOGRAFÍA:

Morris Mano M. “Diseño Digital”, Ed. Prentice Hall. 2000. Hill, Frederick J. & Gerald R. Peterson. “Teoría de Computación y Diseño Lógico” Ed. Limusa. 2001.



ESCUELA: Escuela Superior de Cómputo. CARRERA: Ingeniería en Sistemas Computacionales OPCIÓN: Sistemas COORDINACIÓN: Academia de Sistemas Digitales DEPARTAMENTO: Sistemas Electrónicos

ASIGNATURA: Electrónica Digital SEMESTRE: Tercero CLAVE: SISDIG502 CRÉDITOS: 7.5 VIGENTE: TIPO DE ASIGNATURA: Teórico/práctica MODALIDAD: Escolarizada

TIEMPOS ASIGNADOS

HRS/SEMANA/TEORÍA: 3.0 HRS/SEMANA/PRÁCTICA: 1.5 HRS/SEMESTRE/TEORÍA: 54.0 HRS/SEMESTRE/PRÁCTICA: 27.0 HRS/TOTALES: 81.0

PROGRAMA ELABORADO O ACTUALIZADO POR: Academia de Sistemas Digitales REVISADO POR: Subdirección Académica APROBADO POR: Consejo Técnico Consultivo Escolar ESCOM

AUTORIZADO POR: Comisión de Planes y Programas de Estudio del Consejo General Consultivo



ASIGNATURA: Electrónica Digital CLAVE SISDIG301 HOJA: 2 DE 11

FUNDAMENTACIÓN DE LA ASIGNATURA

Esta asignatura es la parte fundamental para el estudio, análisis y diseño de sistemas digitales utilizando herramientas CAD. Abarca los principios del álgebra de Boole, minimización de funciones en forma automática, cubriendo todos los aspectos relativos a circuitos digitales de tipo combinatorios. Se dará un enfoque más específico dentro de la ingeniería computacional por tal motivo se verá el diseño de máquinas secuenciales y los circuitos de temporización asociados a éstas, así como al diseño digital usando dispositivos lógicos programables.

OBJETIVO DE LA ASIGNATURA

El alumno diseñará bloques combinatorios y circuitos lógicos secuenciales desarrollando estos en forma práctica a nivel compuerta y con circuitos de línea MSI y LSI.



ASIGNATURA: Electrónica Digital CLAVE SISDIG301 HOJA: 3 DE: 11

No. UNIDAD: I NOMBRE: Sistemas de numeración y códigos.

OBJETIVOS PARTICULARES DE LA UNIDAD

El alumno explicará los diferentes sistemas de numeración los códigos más usados.

HORAS

No. TEMA

T E M A S

T P EC

CLAVE

BIBLIOGRÁFICA

1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8

Representación de los números. Conversión de base M a base 10. Conversión de base 10 a base M. Conversión entre los sistemas binario, octal y hexadecimal. Operaciones aritméticas en sistema binario. Representación de números signados. Códigos binarios, BCD, reflejados, exceso 3, Alfanuméricos, ASCII, Gray y de Hamming. Paridad, detección y corrección de errores.

Subtotal:

1.5

15

3.0

6.0

1.5

1.5

1.5

4.5

B1, B2, B3

B1, B2, B3

B4, C1, C3

ESTRATEGIA DIDÁCTICA Exposición de profesor con ayuda del pizarrón y acetatos. Uso de mesa redonda y lluvia de ideas para resolver problemas de numeración. Realizar ejercicios en clase y tareas extraclase PROCEDIMIENTO DE EVALUACIÓN Los contenidos de esta unidad, la unidad 2 y 3 se evalúan en el primer examen escrito. La realización de las prácticas y el reporte serán consideradas en la evaluación. La realización de ejercicios en clase y tareas extraclase se toman en cuenta en la calificación



ASIGNATURA: Electrónica Digital CLAVE SISDIG301 HOJA: 4 DE:11

No. UNIDAD: II NOMBRE: Técnicas de minimización.


El alumno reducirá funciones lógicas Booleanas de N variables seleccionando el método más adecuado, así también diseñará software para simplificar funciones.

HORAS

No.

TEMA

T E M A S

T P EC

CLAVE

BIBLIOGRÁFICA

2.1 2.2 2.3 2.4 2.5

Teoremas de reducción. Álgebra de Boole. Método de mapa de Karnaugh. Método de mapa de Karnaugh usando condiciones de no importa. Método de Quine Mac. Cluskey. Método computacional.

Subtotal:

3.0 3.0

3.0

9.0

B1, B2, B4

B3, B4, C3

ESTRATEGIA DIDÁCTICA Exposición del profesor con ayuda del pizarrón y acetatos. Empleo del cañón electrónico. Realizar ejercicios en clase y extraclase. PROCEDIMIENTO DE EVALUACIÓN Los contenidos de esta unidad conforman dos terceras partes del primer examen La realización de las prácticas y el reporte serán consideradas en la evaluación. La realización de ejercicios en clase y tareas extraclase se toman en cuenta en la calificación



ASIGNATURA: Electrónica Digital CLAVE SISDIG301 HOJA : 5 DE: 11

No. UNIDAD: III NOMBRE: Circuitos integrados digitales.


El alumno analizará circuitos lógicos partiendo de su relación con el álgebra de Boole y explicará el funcionamiento de las familias lógicas más comunes TTL y CMOS.

HORAS

No.

TEMA

T E M A S

T P EC

CLAVE

BIBLIOGRÁFICA

3.1 3.2 3.3 3.3.1 3.3.2 3.4

Compuertas lógicas. Escala de integración de los CI. Características de las familias lógicas. Lógica de transistor-transistor (TTL). Lógica de emisor acoplado (ECL).

MOS y CMOS. Implementación de los circuitos usando herramientas CAD.

Subtotal:

1.5

4.5

6.0

3.0

1.5

4.5

1.5

1.5

1.5

4.5

B2, B3

B4, C3

ESTRATEGIA DIDÁCTICA Exposición de profesor con ayuda del pizarrón y acetatos. Empleo de la Co mputadora usando software CAD. Realización de las prácticas: Familias Lógicas TTL y CMOS, y Simulación de circuitos digitales con el programa Electrónica Workbench por parte de los alumnos. PROCEDIMIENTO DE EVALUACIÓN Realización de ejercicios en clase usando herramientas CAD. Los contenidos de esta unidad conforman la última parte del primer examen La realización de las prácticas y el reporte serán consideradas en la evaluación. 70% Examen escrito, 10% tareas y 20% prácticas.



ASIGNATURA: Electró nica Digital CLAVE SISDIG301 HOJA: 6 DE: 11

No. UNIDAD: IV NOMBRE: Lógica combinacional.


El alumno diseñará circuitos lógicos combinatoriales con circuitos integrados de pequeña (SSI) y mediana escala de integración (MSI).

HORAS

No.

TEMA

T E M A S

T P EC

CLAVE

BIBLIOGRÁFICA

4.1 4.1.1 4.1.2 4.1.3 4.2 4.3 4.3.1 4.3.2 4.3.3 4.3.4 4.3.5 4.3.6 4.3.7 4.3.8

Transformación de las funciones de Boole a circuitos lógicos equivalentes usando CI de pequeña escala de integración. Usando compuertas AND, OR y NOT. Usando solo compuertas NAND. Usando solo compuertas NOR. Análisis y diseño de circuitos lógicos combinacionales. Circuitos lógicos de mediana escala de integración y su aplicación. Sumadores. Restadores. Multiplicadores. Comparadores. Multiplexores. Codificadores. Demultiplexores. Decodificadores.

subtotal:

1.5

1.5 6.0

9.0

4.5

3.0

7.5

1.5

1.5 1.5

4.5

B1, B2, B3

B1, B3, B4 B1, B2, B3

C2, C3

ESTRATEGIA DIDÁCTICA Exposición de profesor con ayuda del pizarrón y acetatos. Muestra física de los dispositivos, así como circuitos ya realizados para la primera comprensión del alumno. Realización por parte de los alumnos de las prácticas 3 y 4. Realización de las prácticas: Sumador completo de 4 bits y Multiplicador de 4x2 bits, por parte de los alumnos. Realizar ejercicios en clase y extraclase PROCEDIMIENTO DE EVALUACIÓN La realización de ejercicios en clase y extraclase se toma en cuenta en la calificación. Los contenidos de esta unidad y la unidad 5 se evalúan en el segundo examen. La realización de las prácticas y su reporte serán consideradas en la evaluación.




No. UNIDAD: V NOMBRE: Circuitos de temporización


Al término de la unidad, el alumno implementara los circuitos de temporización (multivibradores astables y monoestables) requeridos por los sistemas secuenciales, dependiendo de las características de dicho sistema.

HORAS

No.

TEMA

T E M A S

T P EC

CLAVE

BIBLIOGRÁFICA

5.1 5.2

5.2.1 5.2.2

Definición de multivibradores: monoestable e inestable Circuito integrado LM555 con tecnología bipolar.

Multivibrador monoestable: configuración, análisis y obtención de las ecuaciones de tiempo. Multivibrador inestable: análisis y obtención de la ecuación de tiempo.

Subtotal:

1.5 1.5

3.0

1.5

1.5

1.5

1.5

B1, B2 B4, C3

C4

ESTRATEGIA DIDÁCTICA Exposición de profesor con ayuda del pizarrón y acetatos. Muestra de algunos circuitos que emplean el LM555 para diferentes propósitos. Mesa redonda. Realización de la práctica: Contador síncrono, por parte de los alumnos. Realizar ejercicios en clase y extraclase PROCEDIMIENTO DE EVALUACIÓN Los contenidos de esta unidad conforman la segunda mitad del segundo examen. La realización de las prácticas y el reporte serán consideradas en la evaluación. La realización de ejercicios en clase y extraclase se toma en cuenta en la calificación 70% Examen escrito, 10% tareas y 20% prácticas.




No. UNIDAD: VI NOMBRE: Lógica secuencial.


El alumno diseñará circuitos lógicos secuenciales síncronos con circuitos de pequeña y mediana escala de integración y los diferenciará de los circuitos secuenciales asíncronos.

HORAS

No.

TEMA

T E M A S

T P EC

CLAVE

BIBLIOGRÁFICA

6.1 6.2 6.2.1 6.3 6.3.1 6.3.2 6.4 6.5 6.5.1 6.5.2 6.5.3 6.5.4 6.6

Introducción. Multivibradores, SR, JK, T y D.

Tabla característica, ecuación característica y tabla de excitación.

Estructura de las máquinas secuenciales de Mealy y Moore.

Máquina de Mealy. Máquina de Moore.

Circuitos secuenciales síncronos. Contadores y registros. Contadores síncronos. Contadores asíncronos Registros de propósito general. Registro contador Introducción a los circuitos secuenciales asíncronos.

Subtotal:

1.5

3.0

1.5

6.0

1.5

13.5

1.5

3.0

3.0

3.0

10.5

1.5

1.5

1.5

4.5

B1, C3

B4, C4

B1, B3, B4

C3

B1, B3, B4

ESTRATEGIA DIDÁCTICA Exposición de profesor con ayuda del pizarrón acetatos y cañón electrónic o Lluvia de ideas. Realizar ejercicios en clase y extraclase Realización de la práctica: Contador asíncrono Ascendente-Descendente , por parte de los alumnos. Realización de un proyecto final con su reporte. PROCEDIMIENTO DE EVALUACIÓN Realizar ejercicios que se toman en cuenta en la calificación. Entrega oportuna de tareas. Asistencia a clases. Los contenidos de esta unidad conforman la primera mitad del tercer examen.




No. UNIDAD VII NOMBRE: Dispositivos Lógicos Programables

OBJETIVOS PARTICULARES DE LA UNIDAD Al término de la unidad el alumno describirá las características de los PLD`s, su programación así como la ventaja del uso de estos dispositivos.

HORAS

No.

TEMA

T E M A S

T P EC

CLAVE

BIBLIOGRÁFICA

7.1 7.2 7.3 7.4 7.5

Introducción. Arreglos lógicos Programables (PLA). Elementos lógicos programables (PLE). Lógica de arreglos programables (PAL). Memorias

Subtotal

1.5

1.5

4.5

7.5

3.0

3.0

1.5

1.5

3.0

B4 C3, C4 C5

ESTRATEGIA DIDÁCTICA Realización de las prácticas: Multiplicador binario de 4x2 bits usando PLD’s y Máquinas de Estado 8 y 9 por parte de los alumnos. Exposición del profesor con ayuda del pizarrón y acetatos. Exposición del profesor con ayuda del programador universal. Realizar ejercicios en el programador universal para programar los PAL y memorias. PROCEDIMIENTO DE EVALUACIÓN Entrega oportuna de tareas. Los contenidos de esta unidad conforman la segunda mitad del tercer examen. Realización de un proyecto final con su reporte. 60% Examen escrito, 5% tareas, 15% prácticas y 20% proyecto final.




RELACIÓN DE PRÁCTICAS

PRACT.

No.

NOMBRE DE LA PRÁCTICA

UNIDAD

DURACIÓN

LUGAR DE REALIZACIÓN

1 2 3 4 5 6 7 8 9

Familias lógicas TTL y CMOS. Simulación de circuitos digitales con el programa Electronics Workbench. Sumador completo de 4 bits. Multiplicador de 4x2 bits. Multivibradores (MV). Contador síncrono Ascendente-Descendente. Contador asícrono Ascendente-Descendente. Multiplicador binario de 4x2 bits usando PLD`s. Máquinas de estado.

3.1, 3.2, 3.3

3.4

4.1, 4.2

4.3

5.1, 5.2 5.1, 6.2 6.5, 6.6

7.2, 7.3, 7.4

5.1, 6.2, 6.3,

6.5, 7.2

Subtotal

3.0

1.5

4.5

3.0

3.0

3.0

3.0

3.0

3.0

27.0

Laboratorio de Electrónica Digital de la Escuela Superior de Computo.




PERÍODO

UNIDAD

PROCEDIMIENTO DE EVALUACIÓN

1 2 3

I, II Y III

IV y V

VI y VII

70% Examen escrito, 10% tareas y 20% prácticas. 70% Examen escrito, 10% tareas y 20% prácticas. 60% Examen escrito, 5% tareas, 15% prácticas y 20% proyecto final.

CLAVE No. B C

BIBLIOGRAFÍA

1 2 3 4 1 2 3 4 5

X X X X

X

X

X

X

X

M. Morris Mano, "Diseño Digital", Editorial Prentice-Hall, 1990. William I. Fletcher, "An Engineering Approach to Digital Design", Editorial Prentice-Hall, 1980 Frederick J. Hill, Gerald R. Peterson, "Teoría de Conmutación y Diseño Lógico", Editorial Limusa, 1988. John P. Hayes, "Diseño Lógico Digital", Addison-Wesley Iberoamericana, 1988 John F. Wakerly, "Diseño Digital, Principios y Prácticas", Editorial Prentice-Hall, 1992. Claude A. Wiatrowski, Charles H. House, "Logic Circuits and Microcomputer Systems", Editorial McGraw-Hill, 1980. Ronald J. Tocci, "Sistemas Digitales, Diseño y Aplicación", Editorial Prentice-Hall, 1992. Manual del OrCAD-VST y E LECTRONICS WORK BENCH. Software de OPAL.

Electronica Digital

Documents

Transcript of Electronica Digital