Hênio Antônio Botto da Costa Neto

Anndrey Gabriel Rocha Franca

Lucas Caldas de Oliveira

Danilo Goes Paz de Araujo

Sistemas Digitais

Atividade de Máquinas Sequênciais

Aracaju - SE

22 de Novembro de 2011

Hênio Antônio Botto da Costa Neto

Anndrey Gabriel Rocha Franca

Lucas Caldas de Oliveira

Danilo Goes Paes de Araujo

Sistemas Digitais

Atividade de Máquinas Sequênciais

Trabalho referente à

disciplina de Sistemas Digitais do

segundo ano do Curso Técnico de

Nível Médio Integrado em

Eletrônica do Instituto Federal de

Educação, Ciência e Tecnologia

de Sergipe. Orientado pelo

professor Edson Barbosa Lisboa.

Aracaju – SE

22 de Novembro de 2011

Sumário

Introdução....................................................................................................1

Desenvolvimento dos projetos.....................................................................2

Projetos com flip-flop tipo D

Projeto com designação 1............................................................................3

Projeto com designação 2............................................................................6

Projeto com designação 4..........................................................................10

Projetos com flip-flop tipo JK

Projeto com designação 1..........................................................................16

Projeto com designação 2..........................................................................22

Projeto com designação 3..........................................................................28

Projeto com designação 4..........................................................................34

P á g i n a | 1

Introdução

O conceito é concebido como uma máquina abstrata que pode estar em um de um número finito de estados. A máquina está em apenas um estado por vez, este estado é chamado de estado atual. Um estado armazena informações sobre o passado, isto é, ele reflete as mudanças desde a entrada num estado, no início do sistema, até o momento presente. Uma transição indica uma mudança de estado e é descrita por uma condição que precisa ser realizada para que a transição ocorra. Uma ação é a descrição de uma atividade que deve ser realizada num determinado momento.

Um estado descreve um nó de comportamento do sistema em que está à espera de uma condição para executar uma transição. Normalmente, um estado é introduzido quando o sistema não reage da mesma forma para uma mesma condição. No exemplo de um sistema de rádio de carro, quando se está ouvindo uma estação de rádio, o estímulo "próximo" significa ir para a próxima estação. Mas quando o sistema está no estado de CD, o estímulo "próximo" significa ir para a próxima faixa.

P á g i n a | 2

Desenvolvimento dos projetos

Projeto de máquinas de estado

Significado Estado Atual

Próximo estado se AB = 00

Próximo estado se AB = 01

Próximo estado se AB = 10

Próximo estado se AB = 11

Saída Z

Estado inicial

E0 I1 D1 D1 I1 0

A=B, uma vez

I1 I2 D1 D1 I2 0

A ≠ B, uma vez

D1 I1 D2 D2 I1 0

A = B, duas vezes

I2 I2 D1 D1 I2 1

A ≠ B, duas vezes

D2 I1 D2 D2 I1 1

Tabela de transição de estados e de saída para o exercício em questão

P á g i n a | 3

Refazer o projeto de detector de sequência considerando as designações de estado 1, 2 e 4 com flip-flop tipo D.

Designação1 Designação2 Designação3 Designação4

Estado QCQBQA QCQBQA QCQBQA QDQCQBQA

E0 000 000 000 0000

I1 001 001 100 0001

D1 010 011 110 0010

I2 011 111 101 0100

D2 100 110 111 1000

Designações dos estados do projeto em curso

Projeto com Designação 1.

Estado Atual (QCQBQA)

Próximo Estado se AB = 00

Próximo Estado se AB = 01

Próximo Estado se AB = 10

Próximo Estado se AB = 11

SaídaZ

E0(000) 000 010 010 001 0 I1(001) 011 010 010 011 0D1(010) 001 100 100 001 0I2(011) 011 010 010 011 1D2(100) 001 100 100 001 1

Tabela de transferência binária e saída

P á g i n a | 4

Diagrama de estados

Mapa de Karnaugh da entrada Dc

P á g i n a | 5

Mapa de Karnaugh da entrada Db

Mapa de karnaugh da entrada Da

P á g i n a | 6

Mapa de Karnaugh da saída Z

Esquemático da máquina de estados segundo a designação 1

Projeto com Designação 2.

Estado Atual(QCQBQA)

Próximo Estado se AB = 00

Próximo Estado se AB = 01

Próximo Estado se AB = 10

Próximo Estado se AB = 11

Saída Z

E0(000) 001 011 011 001 0I1(001) 111 011 011 111 0D1(011) 001 110 110 001 0I2(111) 111 011 011 111 1D2(110) 001 110 110 001 1

P á g i n a | 7

Tabela de transferência binária e saída

Diagrama de estados

Mapa de Karnaugh da entrada Dc

P á g i n a | 8

Mapas de karnaugh da entrada Db

Mapoa de karnaugh da entrada Da

P á g i n a | 9

Mapa de karnaugh da saída Z da designação 2

Esquematico do circuito da designação 2

P á g i n a | 10

Projeto com Designação 4

Estado Atual(QDQCQBQA)

Próximo Estado se AB = 00

Próximo Estado se AB = 01

Próximo Estado se AB = 10

Próximo Estado se AB = 11

Saída Z

E0(0000) 0001 0010 0010 0001 0I1 (0001) 0100 0010 0010 0100 0D1(0010) 0001 1000 1000 0001 0I2 (0100) 0100 0010 0010 0100 1D2(1000) 0001 1000 1000 0001 1

Tabela 1- Tabela de transferência binária e saída

Diagrama de estados

P á g i n a | 11

Mapas de karnaugh da entrada Da

P á g i n a | 12

Mapas de karnaugh da entrada Db

P á g i n a | 13

Mapas de karnaugh da entrada Dc

P á g i n a | 14

Mapas de karnaugh da entrada Dd (Da da figura é um erro de digitação)

Mapa de karnaugh da saída da designação 4

P á g i n a | 15

Esquemático da designação 4

P á g i n a | 16

Refaça o projeto, considerando todas as designações usando flip-flop JK.

Projeto com Designação 1

Estado Atual(QCQBQA)

Próximo Estado se AB = 00

Próximo Estado se AB = 01

Próximo Estado se AB = 10

Próximo Estado se AB = 11

Saída Z

E0(000) 001 010 010 001 0I1 (001) 011 010 010 011 0D1(010) 001 100 100 001 0I2 (011) 011 010 010 011 1D2(100) 001 100 100 001 1

Tabela de transferência binária e saída

Diagrama de estados

P á g i n a | 17

Estado Atual

Entradas para Próximo Estado se AB = 00

Entradas para Próximo Estado se AB = 01

Entradas para Próximo Estado se AB = 10

Entradas para Próximo Estado se AB = 11

Saída

JcKc JbKb JaKa JcKc JbKb JaKa JcKc JbKb JaKa JcKc JbKb JaKa Z

E0(000) 0X 0X 1X 0X 1X 0X 0X 1X 0X 0X 0X 1X0

I1(001) 0X 1X X0 0X 1X X1 0X 1X X1 0X 1X X00

D1(010) 0X X1 1X 1X X1 0X 1X X1 0X 0X X1 1X0

I2(011) 0X X0 X0 0X X0 X1 0X X0 X1 0X X0 X01

D2(100) X1 0X 1X X0 0X 0X X0 0X 0X X1 0X 1X1

P á g i n a | 18

Mapa de Karnaugh da entrada Jc

Mapa de Karnaugh da entrada Kc

P á g i n a | 19

Mapa de Karnaugh da entrada Jb

Mapa de Karnaugh da entrada Kb

P á g i n a | 20

Mapa de Karnaugh da entrada Ja

Mapa de Karnaugh da entrada Ka

P á g i n a | 21

Mapa de Karnaugh da saída Z

Esquemático da designação 2

P á g i n a | 22

Projeto com Designação 2

Estado Atual(QCQBQA)

Próximo Estado se AB = 00

Próximo Estado se AB = 01

Próximo Estado se AB = 10

Próximo Estado se AB = 11

Saída Z

E0(000) 001 011 011 001 0I1 (001) 111 011 011 111 0D1(011) 001 110 110 001 0I2 (111) 111 011 011 111 1D2(110) 001 110 110 001 1

Tabela de transferência binária e saída

Assim adaptando

Diagrama de estados

P á g i n a | 23

Estado Atual

Entradas para Próximo Estado se AB = 00

Entradas para Próximo Estado se AB = 01

Entradas para Próximo Estado se AB = 10

Entradas para Próximo Estado se AB = 11

Saída

JcKc JbKb JaKa JcKc JbKb JaKa JcKc JbKb JaKa JcKc JbKb JaKa Z

E0(000) 0X 0X 1X 0X 1X 1X 0X 1X 1X 0X 0X 1X0

I1(001) 1X 1X X0 0X 1X X0 0X 1X X0 1X 1X X00

D1(011) 0X X1 X0 1X X0 X1 1X X0 X1 0X X1 X00

I2(111) X0 X0 X0 X1 X0 X0 X1 X0 X0 X0 X0 X01

D2(110) X1 X1 1X X0 X0 0X X0 X0 0X X1 X1 1X1

P á g i n a | 24

Mapa de Karnaugh da entrada Jc

Mapa de Karnaugh da entrada Kc

P á g i n a | 25

Mapa de Karnaugh da entrada Jb

Mapa de Karnaugh da entrada Kb

P á g i n a | 26

Mapa de Karnaugh da entrada Ja

Mapa de Karnaugh da entrada Ka

P á g i n a | 27

Mapa de Karnaugh da saída Z

Esquemático da designação 2 com JK

P á g i n a | 28

Projeto com designação 3

Estado Atual (QCQBQA)

Próximo Estado se AB = 00

Próximo Estado se AB = 01

Próximo Estado se AB = 10

Próximo Estado se AB = 11

SaídaZ

E0(000) 100 110 110 100 0 I1(100) 101 110 110 101 0D1(110) 100 111 111 100 0I2(101) 101 110 110 101 1D2(111) 100 111 111 100 1

Tabela de transferência binária e saída

Assim adaptando

Diagrama de estados

P á g i n a | 29

Estado Atual

Entradas para Próximo Estado se AB = 00

Entradas para Próximo Estado se AB = 01

Entradas para Próximo Estado se AB = 10

Entradas para Próximo Estado se AB = 11

Saída

JcKc JbKb JaKa JcKc JbKb JaKa JcKc JbKb JaKa JcKc JbKb JaKa Z

E0(000) 1X 0X 0X 1X 1X 0X 1X 1X 0X 1X 0X 0X0

I1(100) X0 0X 1X X0 1X 0X X0 1X 0X X0 0X 1X0

D1(110) X0 X1 0X X0 X0 1X X0 X0 1X X0 X1 0X0

I2(101) X0 0X X0 X0 1X X1 X0 1X X1 X0 0X X01

D2(111) X0 X1 X1 X0 X0 X0 X0 X0 X0 X0 X1 X11

P á g i n a | 30

Mapa de Karnaugh da entrada Jc

Mapa de Karnaugh da entrada Kc

P á g i n a | 31

Mapa de Karnaugh da entrada Jb

Mapa de Karnaugh da entrada Kb

P á g i n a | 32

Mapa de Karnaugh da entrada Ja

Mapa de Karnaugh da entrada Ka

P á g i n a | 33

Figura 1Mapa de karnaugh da saída Z da designação 3

Esquemático do circuito com designação 3

P á g i n a | 34

Projeto com Designação 4

Estado Atual(QDQCQBQA)

Próximo Estado se AB = 00

Próximo Estado se AB = 01

Próximo Estado se AB = 10

Próximo Estado se AB = 11

Saída Z

E0(0000) 0001 0010 0010 0001 0I1 (0001) 0100 0010 0010 0100 0D1(0010) 0001 1000 1000 0001 0I2 (0100) 0100 0010 0010 0100 1D2(1000) 0001 1000 1000 0001 1

Tabela de transferência binária e saída

Assim Adaptando

Diagrama de estados

P á g i n a | 35

Estado Atual

Próximo Estado se AB = 00

Próximo Estado se AB = 01

Próximo Estado se AB = 10

Próximo Estado se AB = 11

Saída

JdKd JcKc JbKb JaKa JdKd JcKc JbKb JaKa JdKd JcKc JbKb JaKa JdKd JcKc JbKb JaKa Z

E0(0000) 0X 0X 0X 1X 0X 0X 1X 0X 0X 0X 1X 0X 0X 0X 0X 1X0

I1(0001) 0X 1X 0X X1 0X 0X 1X X1 0X 0X 1X X1 0X 0X 0X X10

D1(0010) 0X 0X X1 1X 1X 0X X1 0X 1X 0X X1 0X 0X 0X X1 1X0

I2(0100) 0X X0 0X 0X 0X X1 1X 0X 0X X1 1X 0X 0X 0X 0X 0X1

D2(1000) X1 0X 0X 1X X0 0X 0X 0X X0 0X X1 0X X1 X1 0X 1X1

P á g i n a | 36

P á g i n a | 37

Mapas de karnaugh da entrada Jd

P á g i n a | 38

Mapas de karnaugh da entrada Kd

P á g i n a | 39

Mapas de karnaugh da entrada Jc

P á g i n a | 40

Mapas de karnaugh da entrada Kc

P á g i n a | 41

Mapas de karnaugh da entrada Jb

P á g i n a | 42

Mapas de karnaugh da entrada Kb

P á g i n a | 43

Mapas de karnaugh da entrada Ja

P á g i n a | 44

Mapas de karnaugh da entrada Ka

Mapa de karnaugh da saída Z da designação 4

P á g i n a | 45

Esquematico da designação 4

Observação:

P á g i n a | 46

A empresa que entregar o relatório detalhado das resposta e com resultados de simulação terá até 3 pontos extra na terceira unidade.

Observação2:

Data de entrega: sexta-feira_02 de dezembro de 2011

P á g i n a | 47

Conclusão

Tendo em mãos uma boa descrição do projeto que deve ser desenvolvido, não é difícil o processo de desenvolvimento de um circuito seqüencial.

Sendo necessário entender basicamente o que esta descrito e alguns conceitos inconscientemente absorvidos no estudo dos flip-flops em separado, e também de circuitos contadores e registradores, a exemplo do conceito de estado.