Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
38
VGA (eng. Video Graphics Array)
3 VGA (eng. Video Graphics Array)
Ekran sa katodnom cevi
Ekran sa katodnom cevi je vakuumska cev koja sadri: elektronski top, ekran na koji je nanesen sloj fosfora i namotaje za fokusiranje i usmeravanje snopa elektrona. Elektroni koji izleu iz elektronskog topa se prvo fokusiraju u jedan vrlo uzak snop. Snop se potom usmerava, po horizontali i vertikali, sa dva para
namotaja. Tako usmereni elektroni pogaaju fosfor nanesen na stakleni ekran. Fosfor se koristi jer ima osobinu da emituje svetlost (fotone) kada se pobudi elektronima. Na taj nain se iscrtava jedna taka na ekranu. Presek ekrana sa katodnom cevi je dat na Sl. 3.1.
Kontrolna
reetka
Greja
Katoda
Anode
Zrak
elektrona
Namotaji
za otklonNamotaji
za
fokusiranje
Ekran
Sloj
fosforaAnode
Sl. 3.1 Presek ekrana sa katodnom cevi
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
39
VGA (eng. Video Graphics Array)
Ekrani koji prikazuju sliku u boji koriste tri elektronska topa, za tri boje: crvenu, zelenu i plavu. Da bi se
izbeglo meanje snopova razliitih boja ispred ekrana, sa unutranje strane, se postavlja reetka. Oblik i svojstva reetke zavise od proizvoaa do proizvoaa.
3.1 VGA SPREGA
U ovom poglavlju e biti objanjeni principi funkcionisanja VGA (eng. Video Graphics Array) ekrana.
Poglavlje e se bazirati na standardnoj VGA rezoluciji od 640x480 taaka. Izneseni principi se mogu lako primeniti na bilo koju drugu od podranih rezolucija: 800x600, 1024x768, 1152x864 i 1280x1024. Tabela 3.1 sadri sve bitne parametre za podrane rezolucije. Razliite rezolucije u VHDL kodu se odabiraju prosleivanjem razliitih vrednosti parametra resolution_type modulu vga unutar vrha hijerarhije. Na osnovu ovog parametra se odreuju parametri na osnovu kojih e se praviti kontrolni signali i koji e od DCM modula biti instanciran.
Rezolucija
Fre
kvencija
takta
[M
Hz]
Hsy
nc p
ara
me
tri [t
ak
e]
front p
orc
h
sync p
uls
back p
orc
h
Vs
yn
c p
ara
me
tri [l
inije
]
front p
orc
h
sync p
uls
back p
orc
h
Os
tali
pa
ram
etr
i
frekvencija
horizo
nta
lne
sin
hro
niz
acije
[kH
z]
frekvencija
vert
ikaln
e
sin
hro
niz
acije
[H
z]
frekvencija
osveavanja
slik
e
[Hz]
ukupan
bro
j ta
aka p
o
horizonta
li
ukupan
bro
j ta
aka p
o
vert
ikali
vre
dnost para
me
tra
resolu
tion
_ty
pe
640x480 25.17 16 96 40 11 2 31 31.46 60.04 60.04 800 524 0
800x600 50 56 120 64 37 6 23 48.08 72.19 72.19 1040 666 1
1024x768 75 24 136 144 3 6 29 56.48 70.07 70.07 1328 806 2
1152x864 108 64 128 256 1 3 32 67.5 75 75 1600 900 3
1280x1024 108 48 112 248 1 3 38 63.98 60.02 60.02 1688 1066 4
Tabela 3.1 Parametri VGA kontrolnih signala za sve podrane rezolucije
Formiranje slike
Sl. na ekranu se formira iscrtavanjem pojedinih taaka na ekranu. Formiranje slike poinje u gornjem levom uglu iscrtavanjem take sa koordinatama (0,0), iscrtavanje se nastavlja do kraja vrste zavrno sa takom sa koordinatama (639,0) i prelazi u narednu vrstu. Kada se iscrta i taka u donjem desnom uglu slike, taka sa koordinatama (639,479), zavreno je iscrtavanje jedne slike i prelazi se na iscrtavanje take sa koordinatama (0,0) sledee slike. Proces formiranja slike je prikazan na Sl. 3.2.
Signali VGA sprege
VGA sprega se sastoji od 5 signala: 2 digitalna i 3 analogna. Digitalni signal su signali vertikalne i
horizontalne sinhronizacije (u daljem tekstu Vsync i Hsync), a analogni signali opisuju boju svake pojedine
take na ekranu. Boja svake take na ekranu se formira kombinovanjem tri boje: crvene, zelene i plave (eng. Red Green
Blue). Svaka od tri boje je predstavljena sa 8 bita, odnosno boja svake take se opisuje sa 24 bita. Radi jednostavnosti, na ovom kursu se nee koristiti sve raspoloive boje ve samo podskup od 8 boja, prikazanih na Sl. 3.23. Ovaj podskup boja se dobija dodeljivanjem maksimalne ili minimalne vrednosti bojama. Tri boje, sa
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
40
VGA (eng. Video Graphics Array)
po dve vrednosti za svaku, je 8 kombinacija. Za pretvaranje 8 bita boje u napon od 0V do 0.7V, za svaku od
boja, na TLL5000 ploi je zadueno integrisano kolo ADV7125 proizvoaa Analog Devices.
640 taaka u vrsti
48
0 ta
a
ka
u k
olo
ni
VGA ekran
Prelaz sa linije
na liniju
Linija
Prelaz na
iscrtavanje
nove slike
Taka sa koordinatama
(0,0)
Taka sa koordinatama
(639,0)
Taka sa koordinatama
(0,479)
Taka sa koordinatama
(639,479)
Sl. 3.2 Proces iscrtavanja slike na ekranu
Signali vertikalne i horizontalne sinhronizacije kontroliu iscrtavanje taaka na ekranu. Signal Hsync odreuje prelazak na sledeu liniju trenutne slike dok signal Vsync odreuje prelazak na iscrtavanje nove slike. Na Sl. 3.3 su prikazani signali VGA sprege i njihov meusobni odnos. Kada je signal Hsync na niskom naponskom nivou prelazi se na iscrtavanje sledee vrste slike, a kada je signal Vsync na niskom naponskom nivou prelazi se na iscrtavanje naredne slike. Period u kome su ova dva signala na visokom naponskom nivou je
podeljen u tri faze:
zadnji trem, u daljem tekstu BP (eng. back porch),
aktivan region,
prednji trem, u daljem tekstu FP (eng. front porch).
Kada je signal Hsync unutar aktivnog regiona iscrtavaju se take, a kada je Vsync unutar aktivnog regiona iscrtavaju se vrste slike. Kada se signali nalaze u FB ili BP delu nita se ne iscrtava na ekranu. Pomenuta dva dela signala su uvedena da bi se omoguilo pomeranje slike po ekranu po vertikali i horizontali.
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
41
VGA (eng. Video Graphics Array)
Sl. 3.3 Signali VGA sprege i njihov meusobni odnos
Tekstualni reim rada
U grafikom reimu formiranje slike se svodi na proveru pozicije take koja se trenutno iscrtava i menjanje vrednosti boja. Pozicija take je odreena sa dva signala koji izlaze iz vga modula: pixel_row_o i pixel_column_o. Ovi signali predstavljaju vrstu i kolonu take koja se trenutno iscrtava, a prave se u modulu vga_sync.
Tekstualni reim podrazumeva prikazivanje karaktera unapred definisanog oblika. Oblici se uvaju u memoriji ROM tipa. Svaki znak se predstavlja matricom taaka 8x8. Tabela 3.2 prikazuje primer realizacije znaka A.
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
42
VGA (eng. Video Graphics Array)
Adresa Podaci o
znaku
000001000 00011000
000001001 00111100
000001010 01100110
000001011 01111110
000001100 01100110
000001101 01100110
000001110 01100110
000001111 00000000
Tabela 3.2 Primer realizacije zanaka A u ROM memoriji
Modul char_rom objedinjuje char_rom_def modul, u kome se nalazi memorija ROM tipa sa unapred
definisanim oblicima znakova (u daljem tekstu CROM), i logiku za odreivanje da li trenutna taka treba da se razlikuje od pozadine. Datoteka char_rom_def_mem.coe sadri inicijalne vrednosti ili podatke o znakovima za ROM. Da bi se odabrala prava vrsta iz matrice koja opisuje znak, adresa za CROM se pravi kombinovanjem
adrese znaka i tri bita brojaa vrste (trenutne vrednosti vrste).
rom_address rom_mux_output rom_mux_output rom_mux_output rom_mux_output rom_mux_output rom_mux_output rom_mux_output rom_mux_output rom_mux_output
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
43
VGA (eng. Video Graphics Array)
Char_rom64 karaktera
Osam 8-bitnih rei po karakteru
clock
Character_address
font_row
font_col
rom_mux_output6
3
3
Sl. 3.4 ema korienja modula char_rom
Ovde treba napomenuti da se prilikom korienja neka tri bita brojaa vrste i kolone (trenutne vrednosti vrste i kolone take koja se trenutno iscrtava) ekran deli na kvadratnu mreu. Veliina i broj polja mree zavise od toga koja se tri uzastopna bita brojaa vrste i kolone odaberu. Na primer, ako se odaberu najnia tri uzastopna bita (biti 0-2), veliina znaka je 8x8 taaka, ako se odaberu biti od 1 do 3 veliina znaka je 16x16 i tako dalje. Odabiranjem viih bita brojaa veliina znaka se proporcionalno poveava, jer se svaka pojedinana taka matrice znaka iscrtava vei broj puta. U kodu je mogue podeavati veliinu znaka dodeljivanjem razliitih vrednosti parametru font_size. Sve definisane znakove i njihove adrese prikazuje Tabela 3.3.
Adrese znakova se mogu navoditi pojedinano u kodu ili se mogu postaviti u memoriju ROM tipa. Na Sl. 3.5 je prikazan sistem u kome se adrese znakova nalaze u memoriji ROM tipa. Ako se adrese znakova
smeste u memoriju ROM tipa, umesto navoenja adresa (char_addr_s) treba adresirati ROM tj. davati odgovarajuu vrednost txt_rom_addr_s signalu. Iako ovo ne izgleda kao velika pogodnost prilikom ispisivanja malog broja karaktera, prilikom ispisivanja kompletnog ekrana je korisno, jer se u memoriju moe smestiti kompletan sadraj. Sa druge strane, memorija ne mora biti ROM ve RAM tipa ime se omoguuje promena sadraja.
VGA
CHAR_ROM
Deo koda koji
dodaje student
rst_i
clk_i
pix_clk_srom_out_srom_out_s
red_s
green_s
blue_s
pixel_row_s
pixel_column_s
VGA_HSYNC
VGA_VSYNC
PSAVE
BLANK
SYNC
TXT_ROM
txt_rom_addr_s
char_addr_s
Sl. 3.5 Blok dijagram, sistem u kome se adrese znakova koji se ispisuju nalaze u memoriji ROM tipa
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
44
VGA (eng. Video Graphics Array)
Znak Adresa(oktalna) Adresa (dec) Adresa (hexadec) @ 0 0 0
A 1 1 1
B 2 2 2
C 3 3 3
D 4 4 4
E 5 5 5
F 6 6 6
G 7 7 7
H 10 8 8
I 11 9 9
J 12 10 A
K 13 11 B
L 14 12 C
M 15 13 D
N 16 14 E
O 17 15 F
P 20 16 10
Q 21 17 11
R 22 18 12
S 23 19 13
T 24 20 14
U 25 21 15
V 26 22 16
W 27 23 17
X 30 24 18
Y 31 25 19
Z 32 26 1A
[ 33 27 1B
34 28 1C ] 35 29 1D
36 30 1E 37 31 1F
Razmak 40 32 20
! 41 33 21
" 42 34 22
# 43 35 23
$ 44 36 24
% 45 37 25
& 46 38 26
47 39 27
( 50 40 28
) 51 41 29
* 52 42 2A
+ 53 43 2B
, 54 44 2C
- 55 45 2D
. 56 46 2E
/ 57 47 2F
0 60 48 30
1 61 49 31
2 62 50 32
3 63 51 33
4 64 52 34
5 65 53 35
6 66 54 36
7 67 55 37
8 70 56 38
9 71 57 39
A 72 58 3A
B 73 59 3B
C 74 60 3C
D 75 61 3D
E 76 62 3E
F 77 63 3F
Tabela 3.3 Spisak svih podranih znakova i njihove adrese
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
45
VGA (eng. Video Graphics Array)
3.2 POSTUPAK PRAVLJENJA TXT_ROM KOMPONENTE KORIENJEM ALATA
CoreGenerator
Postupak pravljenja projekta i odabir FPGA integrisanog kola je potpuno isti kao i u prvoj vebi i nee biti objanjen u ovom odeljku. Poinjemo odabirom Single Port Block Memory komponente, Sl. 3.6.
Sl. 3.6 Odabir Single Port Block Memory komponente
U poetnom prozoru (1/4) unosimo txt_rom za ime modula, 6 za irinu memorije (eng. width), 64 za broj rei u memoriji (eng. depth) i Read Only opciju. Broj rei u memoriji moe biti proizvoljan, Sl. 3.7. Opcija Read Only je odabrana da bi se napravila memorija ROM tipa, ako bi se odabrala opcija Read And Write
napravila bi se memorija RAM tipa. Sledea dva prozora se preskau, treba samo kliknuti Next dva puta. Naredni korak je uitavanje datoteke za inicijalizaciju memorije, Sl. 3.8.
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
46
VGA (eng. Video Graphics Array)
Sl. 3.7 Odabir parametara za pravljenje memorije ROM tipa
Sl. 3.8 Odabir uitavanja inicijalizacione datoteke
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
47
VGA (eng. Video Graphics Array)
Poto je odabrano da e memorija biti inicijalizovana iz datoteke, Sl. 3.8, potrebno je kliknuti na dugme Load File..., Sl. 3.9.
Sl. 3.9 Uitavanje inicijalizacione datoteke
Nakon odabira inicijalizacione datoteke, Sl. 3.10, potrebno je kliknuti na dugme Generate, Sl. 3.11.
Sl. 3.10 Odabir inicijalizacione datoteke
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
48
VGA (eng. Video Graphics Array)
Postupak pravljenja inicijalizacione datoteke je objanjen u odeljku pravljenje .coe datoteke za inicijalizaciju memorije ROM tipa korienjem Memory Editor alata.
Sl. 3.11 Generisanje Single Port Block Memory modula
Ovim je zavreno generisanje Single Port Block Memory modula.
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
49
VGA (eng. Video Graphics Array)
3.3 PRAVLJENJE .COE DATOTEKE ZA INICIJALIZACIJU MEMORIJE ROM
TIPA KORIENJEM Memory editor ALATA
Da bi korienje Memory Editor alata bilo omogueno mora biti napravljen CoreGenerator projekat. Postupak pravljenja projekta i odabir FPGA integrisanog kola je potpuno isti kao u prvoj vebi (poglavlje 2.1) i nee biti objanjen u ovom odeljku. Pokretanje Memory Editor alata se vri odabirom opcije Memory Editor... u padajuem meniju Tools, Sl. 3.12.
Sl. 3.12 Pokretanje Memory Editor alata
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
50
VGA (eng. Video Graphics Array)
Po pokretanju Memory Editor alata se otvaraju dva prozora, Sl. 3.13.
Sl. 3.13 Prozori Memory Editor alata
Prvo treba dodati novi memorijski blok klikom na dugme Add Block, Sl. 3.14.
Sl. 3.14 Dodavanje novog memorijskog bloka
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
51
VGA (eng. Video Graphics Array)
Sledei korak je imenovanje novog memorijskog bloka. Ime moe biti bilo koje, jer se definicija nee uvati ve e rezultat biti sauvan u .coe formatu, Sl. 3.15.
Sl. 3.15 Imenovanje novog memorijskog bloka
Sledi odabir parametara memorijskog bloka. Treba odabrati parametre da odgovaraju Single Port Block
Memory modulu koji e korstiti definiciju. Parametri su 6 za irinu memorije (eng. Data Width), 64 za broj rei u memoriji (eng. Block Depth). Sve ostalo ostaviti kako je podeeno po otvaranju prozora, osim parametra Data Radix, njega treba postaviti na 8, Sl. 3.16.
Sl. 3.16 Podeavanje parametara novog memorijskog bloka
Sada treba popuniti sadraj memorije u prozoru Memory Content. Sadraj memorije treba da je LPRS 2. Kada se zna ta treba upisati, treba oitati adrese znakova, Tabela 3.3, i upisati ih na odreene lokacije, Sl. 3.17.
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
52
VGA (eng. Video Graphics Array)
Sl. 3.17 Popunjavanje memorije
Ako se unese vrednost koja ne odgovara oktalnom brojnom sistemu, bie ispisana crvenom bojom. Poto je memorija popunjena sledi pravljenje .coe datoteke. Za to treba odabrati opciju Generate u
padajuem meniju File, Sl. 3.18.
Sl. 3.18 Odabir generisanja .coe datoteke
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
53
VGA (eng. Video Graphics Array)
U prozoru koji se otvori treba ekirati opciju COE File(s) (for CORE Generator) i odabrati putanju na koju e biti snimljena .coe datoteka, Sl. 3.19. Da bi se napravila .coe datoteka treba jo samo kliknuti na dugme OK.
Sl. 3.19 Biranje .coe formata datoteke i mesta gde e .coe datoteka biti snimljena
Po uspenom pravljenu .coe datoteke pojavie se prozor prikazan na Sl. 3.20.
Sl. 3.20 Izvetaj o uspenom pravljenu .coe datoteke.
Nakon potvrde klikom na dugme OK, preostaje jo samo da se zatvore prozori Memory Editor alata i time je pravljenje inicijalizacione datoteke za Single Port Memory Block zavreno.
3.4 VEBA 2 UPOZNAVANJE SA VGA SPREGOM
Ideja
Dugi niz godina ekran je osnovni izlazni ureaj personalnih raunara. Godine 1987. kompanija IBM izbacuje na trite PS/2 sistem koji koristi VGA (eng. Video Graphics Array) spregu i prikazuje sliku u rezoluciji od 640x480 taaka. Ovaj standard je postao opte prihvaen, mada je poslednjih godina potisnut od strane standarda koji tee ka slikama visoke rezolucije i frekvencije osveavanja. Veba se sastoji iz dva dela, iscrtavanje objekata na ekranu u grafikom i tekstualnom reimu. Ideja vebe je da objasni VGA spregu.
Ciljevi
Savladati uslovno generisanje modula u VHDL-u.
Savladati generisanje kontrolnih signala VGA sprege.
Savladati iscrtavanje objekata na ekranu korienjem VGA sprege.
Savladati iscrtavanje teksta na ekranu korienjem VGA sprege.
Savladati deo CoreGenerator alata za pravljenje Single Port Block Memory komponente
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
54
VGA (eng. Video Graphics Array)
Ulazi
IME
DATOTEKE OPIS NAPOMENA
dcm25MHz.vhd DCM koji pravi 25MHz od ulaznih 24MHz kompletan modul
dcm50MHz.vhd DCM koji pravi 50MHz od ulaznih 24MHz kompletan modul
dcm75MHz.vhd DCM koji pravi 75MHz od ulaznih 24MHz kompletan modul
dcm108MHz.vhd DCM koji pravi 108MHz od ulaznih 24MHz kompletan modul
char_rom_def.vhd BlockRAM modul u kome je definisan izgledi svih
znakova kompletan modul
char_rom.vhd
modul koji sadri char_rom_def.vhd modul, sa svim definicijam znakova, i koji na osnovu reda i kolone
take koja se trenutno iscrtava preraunava da li trenutnoj taki treba promeniti boju da bi eljeni znak
bio iscrtan
kompletan modul
vga_sync.vhd na osnovu parametara horizontal_res i vertical_res u
ovom modulu se generii kontrolni signali VGA sprege.
kompletan modul
vga.vhd
U ovom modulu se na osnovu parametra
resolution_type
odredjuje koji e od DCM-ova biti napravljen da bi se napravio odgovarajui takt za eljenu rezoluciju.
Obuhvata modul vga_sync.vhd.
kompletan modul, blok
dijagram Error! Reference
source not found.
top.vhd vrh hijerarhije
sve je realizovano osim dela
koda koji student treba da
napie, blok dijagram Sl. 3.22
top.ucf skup ogranienja za sve prolaze FPGA integrisanog
kola kompletan modul
Napomena: Ulazi su ispravno smeteni u referentnu strukturu direktorijuma. Za postavke osnovnih i dodatnog zadatka vrhovi hijerarhije se razlikuju!!!
Zadaci
3.4.1 Osnovni zadatak 1, grafiki reim ispisa na ekran
KORAK ZADATAK NAPOMENA
1 na ekranu iscratit 8 vertikalnih pruga iste
irine ali razliitih boja (eng. color bar)
U top.vhd datoteku dodati deo koda koji na
osnovu vrednosti kolone i vrste take, na ekranu koja se trenutno iscrtava menja boju
take tako da se na ekranu dobije 8 vertikalnih pruga razliitih boja, Sl. 3.23.
Opis formiranja boja se nalazi u poglavlju 3.1,
odeljak Signali VGA sprege
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
55
VGA (eng. Video Graphics Array)
2 napraviti UCF datoteku za projekat na
osnovu date UCF datoteke obrisati prolaze koji se ne koriste
3 napraviti FPGA projekat koristei alat
Konfigurator skripti za sintezu
pogledati poglavlje 1.4.2 (Uputstvo za
korienje alata Konfigurator skripti za sintezu)
4 sintetisati FPGA projekat i po uspenoj
sintezi probati isti na TLL5000 ploi koristiti skripte napravljene u koraku 3
3.4.2 Osnovni zadatak 2, tekstualni reim ispisa na ekran
KORAK ZADATAK NAPOMENA
1
Koristei skup znakova definisanih u char_rom modulu, u gornjem desnom
uglu ekrana ispisati trenutnu rezoluciju
ekrana. Omoguiti ispis svih podranih rezolucija.
Kod treba dodati unutar GENERATE iskaza.
Vrednost adrese znaka koji se ispisuje se
odredjuje na osnovu vrste i kolone take koja se trenutno ispisuje
2 napraviti UCF datoteku za projekat na
osnovu date UCF datoteke obrisati prolaze koji se ne koriste
3 napraviti FPGA projekat koristei alat
Konfigurator skripti za sintezu
pogledati poglavlje 1.4.2 (Uputstvo za
korienje alata Konfigurator skripti za sintezu)
4 sintetisati FPGA projekat i po uspenoj
sintezi probati isti na TLL5000 ploi koristiti sktipte napravljene u koraku 3
3.4.3 Dodatni zadatak
KORAK ZADATAK NAPOMENA
1
Koristei CoreGenerator alat napraviti ROM memoriju u koji treba smestiti
poruku koja se ispisuje na ekranu. Ime
modula treba da bude txt_rom.
Pogledati poglavlja 3.2 i 3.3
2 na sredini ekrana ispisati tekst "LPRS 2"
u proizvoljnoj veliini slova.
na osnovu vrste i kolone take koja se trenutno iscrtava na ekranu ispravno formirati
adresu za txt_rom modul
3 napraviti UCF datoteku za projekat na
osnovu date UCF datoteke obrisati prolaze koji se ne koriste
4 napraviti FPGA projekat koristei alat
Konfigurator skripti za sintezu
pogledati poglavlje 1.4.2 (Uputstvo za
korienje alata Konfigurator skripti za sintezu)
5 sintetisati FPGA projekat i po uspenoj
sintezi probati isti na TLL5000 ploi koristiti sktipte napravljene u koraku 4
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
56
VGA (eng. Video Graphics Array)
Blok dijagram sistema
SLR16
DCM
25MHz
VGA_SYNC
DCM
50MHz
DCM
75MHz
DCM
108MHz
clk_s
rst_nsD Q
srl16_out_sclk_s
rst_locked_r
rst_s
clk_i
vga_rst_o
red_o
green_o
blue_o
hsync_o
vsync_o
pixel_row_o
pixel_column_o
psave_o
blank_o
vga_pix_clk_o
sync_o
Slika 3.21 Blok dijagram: modul vga.vhd
VGA
CHAR_ROM
Deo koda koji
dodaje student
rst_i
clk_i
pix_clk_srom_out_srom_out_s
red_s
green_s
blue_s
pixel_row_s
pixel_column_s
VGA_HSYNC
VGA_VSYNC
PSAVE
BLANK
SYNC
char_addr_s
Sl. 3.22 Blok dijagram: modul top.vhd
Praktikum iz predmeta Logiko Projektovanje Raunarskih Sistema 2
57
VGA (eng. Video Graphics Array)
Sl. 3.23 Color bar
Top Related