UNIVERSIDADE ESTADUAL DE CAMPINAS Faculdade de...
74
UNIVERSIDADE ESTADUAL DE CAMPINAS Faculdade de Engenharia Elétrica e de Computação CARLOS VINÍCIUS CARNIO ELETRODOS DE PORTA MOS PLANAR E 3D BASEADOS EM TiN OBTIDO POR EVAPORAÇÃO DE Ti E NITRETAÇÃO POR PLASMA ECR CAMPINAS 2018
Transcript of UNIVERSIDADE ESTADUAL DE CAMPINAS Faculdade de...
UNIVERSIDADE ESTADUAL DE CAMPINAS
Faculdade de Engenharia Elétrica e de Computação
CARLOS VINÍCIUS CARNIO
ELETRODOS DE PORTA MOS PLANAR E 3D BASEADOS EM TiN OBTIDO POR
EVAPORAÇÃO DE Ti E NITRETAÇÃO POR PLASMA ECR
CAMPINAS
2018
CARLOS VINÍCIUS CARNIO
ELETRODOS DE PORTA MOS PLANAR E 3D BASEADOS EM TiN OBTIDO POR
EVAPORAÇÃO DE Ti E NITRETAÇÃO POR PLASMA ECR
Dissertação apresentada à Faculdade de
Engenharia Elétrica e de Computação da
Universidade Estadual de Campinas como
parte dos requisitos exigidos para a
obtenção do título de Mestre em
Engenharia Elétrica, na Área de
Eletrônica, Microeletrônica e
Optoeletrônica.
Orientador: PROF. DR. JOSÉ ALEXANDRE DINIZ
ESTE EXEMPLAR CORRESPONDE À VERSÃO
FINAL DA DISSERTAÇÃO DEFENDIDA PELO
ALUNO CARLOS VINÍCIUS CARNIO, E
ORIENTADA PELO PROF. DR. JOSÉ ALEXANDRE
DINIZ.
CAMPINAS
2018
Agência(s) de fomento e nº(s) de processo(s): CAPES
Ficha catalográfica
Universidade Estadual de Campinas
Biblioteca da Área de Engenharia e Arquitetura
Rose Meire da Silva - CRB 8/5974
Carnio, Carlos Vinícius, 1990-
C217e CarEletrodos de porta MOS planar e 3D baseados em TiN obtido por
evaporação de Ti e nitretação por plasma ECR / Carlos Vinícius Carnio. –
Campinas, SP : [s.n.], 2018.
CarOrientador: José Alexandre Diniz.
CarDissertação (mestrado) – Universidade Estadual de Campinas, Faculdade
de Engenharia Elétrica e de Computação.
Car1. Nitreto de titânio. I. Diniz, José Alexandre, 1964-. II. Universidade
Estadual de Campinas. Faculdade de Engenharia Elétrica e de Computação.
III. Título.
Informações para Biblioteca Digital
Título em outro idioma: TiN planar and 3D MOS gate electrodes obtained by Ti e-beam
evaporation and ECR plasma nitridation
Palavras-chave em inglês:
Titanium nitride
Área de concentração: Eletrônica, Microeletrônica e Optoeletrônica
Titulação: Mestre em Engenharia Elétrica
Banca examinadora:
José Alexandre Diniz [Orientador]
Ricardo Cotrin Teixeira
Leandro Tiago Manera
Data de defesa: 23-08-2018
Programa de Pós-Graduação: Engenharia Elétrica
COMISSÃO JULGADORA – DISSERTAÇÃO DE MESTRADO
Candidato: Carlos Vinícius Carnio
Data da Defesa: 23/08/2018
Título da Tese: “Eletrodos de Porta MOS Planar e 3D Baseados em TiN Obtido por
Evaporação de Ti e Nitretação por Plasma ECR”
Prof. Dr. José Alexandre Diniz (Presidente, FEEC/UNICAMP)
Prof. Dr. Ricardo Cotrin Teixeira (CTI - Centro de Tecnologia da Informação Renato Archer)
Prof. Dr. Leandro Tiago Manera (FEEC/UNICAMP)
A ata de defesa, com as respectivas assinaturas dos membros da Comissão Julgadora, encontra-
se no processo de vida acadêmica do aluno.
DEDICATÓRIA
Dedico este trabalho a Deus, aos meus pais
Antonio e Silvia, aos meus irmãos Marcelo e
Giovane e à minha esposa Aline, pelo
incentivo em todos os desafios de minha vida.
AGRADECIMENTOS
Agradeço a Deus pela saúde e por ter guiado meu caminho até aqui.
Agradeço aos meus pais e irmãos por todo apoio e incentivo.
Agradeço à minha esposa por toda ajuda e amor.
Agradeço ao Dr. José Alexandre Diniz que me guiou durante todo esse projeto, por toda
ajuda e paciência que teve ao longo desse tempo.
Agradeço à Unicamp por todas as oportunidades.
Agradeço à Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)
pelo apoio financeiro ao trabalho.
Agradeço à equipe do Centro de Componentes Semicondutores e Nanotecnologias
(CCS Nano) e às pessoas do IFGW/Unicamp que contribuíram no desenvolvimento
desse projeto.
RESUMO
O objetivo desse trabalho é a obtenção de filmes ultrafinos de nitreto de titânio
(TiN), com espessuras inferiores a 10 nm, e sua utilização na fabricação de dispositivos
planares, na estrutura de capacitores e na porta de transistores CMOS (Complementary Metal
Oxide Semiconductor), como também na tecnologia 3D (3 Dimensões) com FinFETs (Fin
Field-Effect Transistors). Esse filme é fabricado por um método alternativo, através da
evaporação de camadas nanométricas (1 nm e 2 nm) de Ti por feixe de elétrons seguida por
nitretação por plasma ECR (Electron Cyclotron Resonance) de nitrogênio (N2). O TiN é
utilizado como metal refratário na elaboração de três diferentes eletrodos de porta: Poli-Si
n+/TiN, NiSi/TiN e Al/TiN. Como resultados na fabricação de capacitores MOS, obtivemos
para o TiN valores de função trabalho (WF) variando de 4,4 eV a 4,6 eV, tensões de banda
plana (VFB) de -0,39 V a -0,59 V e resistividade na ordem de 105 μΩ.cm. Conseguimos obter
filmes ultrafinos de nitreto de titânio, com espessuras finais inferiores a 10 nm, muito
importante para a sua utilização nas tecnologias atuais. O método utilizado, que consiste na
evaporação de Ti por de feixe de elétrons seguido da nitretação por plasma ECR é inovador e
não encontrado na literatura. Verificamos assim as vantagens desse método frente à outras
opções como a deposição de TiN por sputtering, por exemplo, que produz um filme menos
denso. Esse trabalho apresenta alguns resultados significativos: - Participação na conferência
"25th Materials for Advanced Metallization" (MAM), 2016. - Utilização do filme de TiN em
um projeto de fabricação de FinFETs, que resultou em uma dissertação de mestrado
(LEONHARDT, 2016). Por fim, foi citado como referência em um artigo científico de
fabricação de FinFETs (LEONHARDT, et al., 2016).
Palavras Chave: Nitreto de Titânio (TiN), Oxinitreto de Silício (SiON), Plasma
ECR, Eletrodo Metálico de Porta.
ABSTRACT
The objective of this work is to obtain ultrathin titanium nitride (TiN) films with
thicknesses lower than 10 nm and their use in the manufacture of planar devices, capacitor
structures and the Complementary Metal Oxide Semiconductor (CMOS), as well as 3D (3
Dimensions) technology with FinFETs (Fin Field-Effect Transistors). This film is manufactured
by an alternative method, through the evaporation of nanometric layers (1 nm and 2 nm) of Ti
by electron beam followed by Electron Cyclotron Resonance (ECR) plasma nitriding of
Nitrogen (N2). TiN is used as a refractory metal in the elaboration of three different gate
electrodes: Poly-Si n + / TiN, NiSi / TiN and Al / TiN. As results in the manufacture of MOS
capacitors, we obtained work function (WF) values for TiN ranging from 4.4 eV to 4.6 eV, flat
band voltages (VFB) from -0.39 V to -0.59 V and resistivity in the order of 105 μΩ.cm. We were
able to obtain ultrathin titanium nitride films with final thicknesses lower than 10 nm, very
important for their use in current technologies. The method used, which consists of the
evaporation of Ti by electron beam followed by ECR plasma nitriding is innovative and not
found in the literature. We thus verify the advantages of this method compared to other options
such as the deposition of TiN by sputtering, for example, that produces a less dense film. This
work presents some significant results: - Participation in the conference "25th Materials for
Advanced Metallization" (MAM), 2016. - Use of the TiN film in a FinFETs manufacturing
project, which resulted in a master's thesis (LEONHARDT, 2016). Finally, it was cited as a
reference in a scientific paper of FinFETs fabrication (LEONHARDT, et al., 2016).
Keywords: Titanium Nitride (TiN), Silicon Oxinitride (SiON), Plasma ECR, Metal
Gate Electrode.
LISTA DE ILUSTRAÇÕES
Figura 1 - Lei de Moore (SANTOS, 2013; SWART, 2013). ......................................................... 20
Figura 2 - Nós tecnológicos - Diminuição das dimensões dos transistores de acordo com o ano
(CHAU, et al., 2005; SANTOS, 2013). ...................................................................... 21
Figura 3 - Ilustração da operação de um transistor MOS: (a) região sublimiar, (b) região linear e (c)
região de saturação (LEONHARDT, 2016). .............................................................. 24
Figura 4 - Diagrama de bandas de (a) metal e (b) semicondutor tipo n, isolados. E0: nível de vácuo;
ΦM: função trabalho do metal ΦS: função trabalho do semicondutor; EFM: nível de
Fermi do metal; EFS: nível de Fermi do semicondutor; χ: afinidade eletrônica; EC:
nível de banda de condução; Ei: nível de Fermi intrínseco; EV: nível de banda de
valência. Adaptado de (SWART, 2018). .................................................................... 25
Figura 5 - (a) Esquemático de capacitor. (b) Curvas C-V para dispositivo tipo n. (c) Curvas C-V
para dispositivos tipo p. HF: resposta em alta frequência; QS: resposta quase-estática.
Adaptado de (LIMA, 2015). ....................................................................................... 26
Figura 6 - Exemplo de curva C-V com separação das três regiões de atuação: acumulação, depleção
e inversão. Adaptado de (LIMA, 2015). ..................................................................... 26
Figura 7 - Esquemático do processo de ALD. (a) Superfície do substrato funcionalizado. (b)
Precursor A é pulsado e reage com a superfície. (c) Subprodutos da reação e precursor
não reagido são removidos com gás transportador inerte. (d) Precursor B é pulsado e
reage com a superfície. (e) Subprodutos da reação e precursor não reagido são
removidos com gás transportador inerte. (f) Etapas 2 a 5 são repetidas até se obter
espessura desejada de material. Adaptado de (JOHNSON; HULTQVIST; BENT,
2014). .......................................................................................................................... 29
Figura 8 - Tabela periódica com elementos destacados em cinza que têm sido utilizados em
processos de deposição por CVD (PARK; SUDARSHAN, 2001). ........................... 30
Figura 9 - Processo de Sputtering: (1) Íons de gás inerte (Ar+) estão acelerando no alvo. (2) O alvo
(Sputtering Target) é erodido pelos íons via transferência de energia e é ejetado na
forma de partículas neutras. (3) Essas partículas neutras são depositadas como um filme
fino na superfície dos substratos (SAMATERIALS, 2015). ...................................... 33
Figura 10 - Etapas de processo. Gate First: (1) deposição de dielétrico e metal de porta. (2 e 3)
definição da porta. (4) formação de fonte/dreno e de contatos. Replacement Gate: (5 e
6) definição de fonte/dreno com uma porta de sacrifício. (7 e 8) substituição do material
de sacrifício pelo material metálico de porta. Adaptado de (GARCIA 2014; KUHN,
2010; LIMA 2015). ..................................................................................................... 36
Figura 11 - Ilustração de filme de TiN obtido através de técnica de sputtering com presença de
vacâncias de Ti. .......................................................................................................... 38
Figura 12 - Ilustração das etapas dos processos de fabricação. (a) lâmina de silício limpa. (b)
crescimento de óxido fino. (c) aplicação de fotoresiste. (d) fotolitografia –
sensibilização e remoção do fotoresiste nas regiões de interesse. (e) deposição através
de evaporação por feixe de elétrons de Ti e nitretação por plama ECR seguida da
deposição de a-Si:H no mesmo sistema ECR. (f) processo de lift-off removendo
fotoresiste e materiais acima dele definindo região dos capacitores. (g) obtenção de
Poli-Si após implantação de fósforo e recozimento RTA – amostras 5 e 7. (h) obtenção
de NiSi após deposição de níquel e silicetação RTA – amostras 1 e 3. ...................... 40
Figura 13 - Fotoalinhadora MJB3 da marca Karl Suss. ................................................................. 42
Figura 14 - Hot plates TE-018 e TE 038/2-MP da TECNAL. ....................................................... 42
Figura 15 - Sistema de MBE da Balzers Aktiengesellschaft utilizado para a deposição de Titânio.
.................................................................................................................................... 43
Figura 16 - Sistema PLASMA-THERM SLR 770, utilizado para nitretação e deposição de silício
amorfo. ........................................................................................................................ 44
Figura 17 - Amostra 1 (20 Å de Ti) após processo de lift-off – Eletrodos circulares com 200 µm de
diâmetro. ..................................................................................................................... 45
Figura 18 - Amostra 3 (10 Å de Ti) após processo de lift-off – Eletrodos circulares com 200 µm de
diâmetro. ..................................................................................................................... 45
Figura 19 - Equipamento de sputtering ULVAC MCH-9000. ....................................................... 46
Figura 20 - Equipamento de RTA no CCS. .................................................................................... 47
Figura 21 - Implantador de íons EATON GA4204 disponível no CCS. ........................................ 47
Figura 22 - Ilustração das etapas dos processos de fabricação. (a) lâmina de silício limpa. (b)
oxinitretação do silício. (c) aplicação de fotoresiste. (d) fotolitografia – sensibilização
e remoção do fotoresiste nas regiões de interesse. (e) deposição e nitretação de Ti
seguida da deposição de Al. (f) processo de lift-off removendo fotoresiste e materiais
acima dele definindo região dos capacitores (g) deposição e nitretação de Ti seguida da
deposição de a-Si:H. (h) processo de lift-off removendo fotoresiste e materiais acima
dele definindo região dos capacitores. (i) obtenção de Poli-Si após implantação de
fósforo e recozimento RTA. (j) obtenção de NiSi após deposição de níquel e silicetação
RTA. ........................................................................................................................... 50
Figura 23 - Perfilômetro Dektak 150 da Veeco. ............................................................................. 53
Figura 24 - Análise com perfilômetro da amostra 1. ...................................................................... 53
Figura 25 - Análise com perfilômetro da amostra 3. ...................................................................... 54
Figura 26 - Análise com perfilômetro da amostra 3. ...................................................................... 54
Figura 27 - Espectro Raman completo e detalhes dos modos TA e LA da camada de TiN, bem como
o SiO2 entre o Si e o TiN. ........................................................................................... 55
Figura 28 - Equipamento de Feixe de Íons Focalizados GaFIB FEI NOVA 200 NanoLab. ......... 56
Figura 29 - Caracterização CxV dos capacitores fabricados com eletrodos de Poli-Si n+/TiN/SiO2.
.................................................................................................................................... 59
Figura 30 - Caracterização CxV dos capacitores fabricados com eletrodos de NiSi/TiN/SiO2. .... 60
Figura 31 - Caracterização CxV dos capacitores fabricados com eletrodos de Al/TiN/SiOxNy. ... 60
Figura 32 - Função trabalho do metal e tensão de banda plana para diferentes valores de recozimento
com gás verde. ............................................................................................................ 61
Figura 33 - FinFET fabricado utilizando TiN deste trabalho (LEONHARDT, et al., 2016). ........ 63
Figura 34 - Curvas IDSxVDS do FinFET com SiON/TiN (LEONHARDT, et al., 2016). ............... 64
Figura 35 - Curvas IDSxVGS do FinFET com SiON/TiN (LEONHARDT, et al., 2016). ............... 64
LISTA DE TABELAS
Tabela 1 - Características do nitreto de titânio na literatura. Adaptado de (GARCIA, 2014). ...... 27
Tabela 2 - Classificação dos processos de Chemical Vapor Deposition. ...................................... 32
Tabela 3 – Vantagens e Desvantagens do Processo básico de sputtering. .................................... 34
Tabela 4 – Medidas dos filmes de TiN e silício amorfo nas amostras de capacitores. ................. 58
LISTA DE ABREVIATURAS E SIGLAS
AACVD Aerosol Assisted CVD
Al Alumínio
Al2O3 Óxido de Alumínio
ALCVD Atomic Layer CVD
ALD Atomic Layer Deposition
ALE Atomic Layer Epitaxy
APCVD Atmospheric Pressure CVD
Ar Argônio
Cat-CVD CVD Catalítica
CCS Nano Centro de Componentes Semicondutores e Nanotecnologias
CCVD Combustion CVD
CI Circuito Integrado
CMOS Complementary Metal Oxide Semiconductor
CVD Chemical Vapor Deposition
DLICVD Direct Liquid Injection CVD
ECR Electron Cyclotron Resonance
ECR-CVD Electron Cyclotron Resonance CVD
EELS Electron Energy-Loss Spectroscopy
EOT Equivalent Oxide Thickness
FIB Focused Ion Beam – Feixe de Íons Focalizados
FinFET Fin Field Effect Transistor – Transistor de Efeito de Campo tipo
“Barbatana”
gm Transcondutância
H2O Água
H2O2 Peróxido de Hidrogênio – Água Oxigenada
H2SO4 Ácido Sulfúrico
HCl Ácido Clorídrico
HF Ácido Fluorídrico
HFCVD Hot Filament CVD
HfO2 Óxido de Háfnio
HkMG High-k metal gate
HRTEM High-Resolution Transmission Electron Microscopy
HWCVD Hot-Wire CVD
IDS Corrente entre Dreno e Fonte
IFGW Instituto de Física Gleb Wataghin
Ir Irídio
IRDS International Roadmap for Devices and Systems
ITRS International Technology Roadmap for Semiconductors
LAMULT Laboratório Multiusuários
LPCVD Low-Pressure CVD
LPD Laboratório de Pesquisas em Dispositivos
MAM Materials for Advanced Metallization
MBE Molecular Beam Epitaxy
MOCVD Metal Organic CVD
MOS Metal Oxide Semiconductor
MOSFET Field Effect Transistor – Transistor de Efeito de Campo
MPCVD Microwave Plasma-assisted CVD
N2 Nitrogênio
NbN Nitreto de Nióbio
NH4OH Hidróxido de Amônio
NiSi Siliceto de Níquel
NTRS The National Technology Roadmap for Semiconductors
O2 Oxigênio
P&D Pesquisa e Desenvolvimento
PECVD Plasma-Enhanced CVD
PICVD Photo-Initiated CVD
Pt Platina
RBS Rutherford Backscattering Spectroscopy
RF Radiofrequência
RTA Rapid Thermal Annealing
RTCVD Rapid Thermal CVD
Ru Rutênio
SEM Scanning Electron Microscopy
Si Silício
SIA Semiconductor Industry Association
SIMS Secondary Ion Mass Spectrometry
SiO2 Óxido de Silício
SiOxNy Oxinitreto de Silício
Poli-Si Silício Policristalino
SnO2 Dióxido de Estanho
TaN Nitreto de Tântalo
Ti Titânio
TiN Nitreto de Titânio
TiO2 Dióxido de Titânio
UHVCVD Ultra High Vacuum CVD
UNICAMP Universidade Estadual de Campinas
UV Radiação ultravioleta
VDS Tensão entre Dreno e Fonte
VFB Tensão de Flat Band – Banda Plana
VGS Tensão entre Porta e Fonte
VPE Vapor-Phase Epitaxy
VTH Tensão de Limiar
WF Working Function – Função Trabalho
WN Nitreto de Tungstênio
ZnO Óxido de Zinco
ZnS Sulfeto de Zinco
SUMÁRIO
DEDICATÓRIA ............................................................................................................................. v
AGRADECIMENTOS .................................................................................................................. vi
RESUMO ...................................................................................................................................... vii
ABSTRACT ................................................................................................................................... viii
LISTA DE ILUSTRAÇÕES ......................................................................................................... ix
LISTA DE TABELAS .................................................................................................................. xii
LISTA DE ABREVIATURAS E SIGLAS ................................................................................ xiii
SUMÁRIO ................................................................................................................................... xvi
1 INTRODUÇÃO ..................................................................................................................... 18
1.1 OBJETIVOS E CONSIDERAÇÕES INICIAIS ............................................................. 18
1.2 LEI DE MOORE, NÓS TECNOLÓGICOS E MOTIVAÇÃO ...................................... 20
1.3 APRESENTAÇÃO DA DISSERTAÇÃO ...................................................................... 23
2 REVISÃO BIBLIOGRÁFICA ............................................................................................ 24
2.1 TEORIA DA ESTRUTURA MOS ................................................................................... 24
2.2 MULTICAMADAS DE ELETRODOS DE PORTA COM TiN .............................. 27
2.3 TÉCNICAS DE OBTENÇÃO DE TiN .......................................................................... 28
2.3.1 ALD (ATOMIC LAYER DEPOSITION) .................................................................... 28
2.3.2 CVD (CHEMICAL VAPOR DEPOSITION) .............................................................. 30
2.3.3 PULVERIZAÇÃO CATÓDICA (SPUTTERING) ................................................... 33
2.4 ELETRODOS PARA TECNOLOGIA CMOS - GATE FIRST E GATE LAST ........... 36
2.5 MÉTODO UTILIZADO NESTE TRABALHO ............................................................. 38
3 PROCEDIMENTO EXPERIMENTAL ............................................................................. 40
3.1 CAPACITORES MOS COM SiO2 .................................................................................. 40
3.2 CAPACITORES MOS COM SiOxNy .............................................................................. 49
4 ANÁLISES E RESULTADOS ............................................................................................. 52
4.1 MEDIDAS COM PERFILÔMETRO E ANÁLISES RAMAN E SEM ....................... 52
4.1.1 PERFILÔMETRO ...................................................................................................... 52
4.1.2 ESPECTROSCOPIA RAMAN .................................................................................. 55
4.1.3 MICROSCOPIA ELETRÔNICA DE VARREDURA SEM/FIB............................ 56
4.2 MEDIDAS ELÉTRICAS E PARÂMETROS ................................................................. 59
4.3 CONTRIBUIÇÃO PARA FABRICAÇÃO DE FinFETs .............................................. 63
5 CONCLUSÕES ..................................................................................................................... 65
5.1 CONTRIBUIÇÃO CIENTÍFICA ................................................................................... 66
5.2 TRABALHOS FUTUROS .............................................................................................. 66
REFERÊNCIAS BIBLIOGRÁFICAS ....................................................................................... 67
18
1 INTRODUÇÃO
1.1 OBJETIVOS E CONSIDERAÇÕES INICIAIS
O objetivo desse trabalho é a obtenção de filmes ultrafinos de nitreto de titânio
(TiN), com espessuras inferiores a 10 nm, e sua utilização na fabricação de dispositivos planares
como capacitores e transistores CMOS (Complementary Metal Oxide Semiconductor) e
também na tecnologia 3D (3 Dimensões) com FinFETs (Fin Field-Effect Transistors). Vale
salientar que nosso método de obtenção do nitreto de titânio é diferente do método atual mais
usado, que é a ALD (Atomic Layer Deposition), e se baseia na deposição por evaporação por
feixe de elétrons de titânio em ultra alto vácuo (10-9 Torr) (HVEBE - High Vacuum Electron
Beam Evaporation), com espessuras de 1 nm e 2 nm, seguida da nitretação do Ti por plasmas
de alta densidade, executada em sistema ECR (Electron Cyclotron Resonance) (LIMA, 2015).
Outro ponto é a variação dos materiais empregados, para efeitos de comparação,
tanto na questão dos dielétricos, com o uso de óxido de silício (SiO2) e oxinitreto de silício
(SiOxNy), quanto na questão dos materiais condutores da estrutura dos eletrodos de porta, com
uso de alumínio (Al), depositado por pulverização catódica (sputtering), siliceto de níquel
(NiSi) e silício policristalino dopado com fósforo (Poli-Si n+). Assim são obtidas e
caracterizadas as seguintes estruturas MOS (Metal Oxide Semiconductor):
Al/TiN/SiON
Poli-Si n+/TiN/SiON
Poli-Si n+/TiN/SiO2
NiSi/TiN/SiON
NiSi/TiN/ SiO2
Tanto o filme de Poli-Si n+ quanto o filme de NiSi são obtidos a partir de filmes de
Si amorfo hidrogenado (a-Si:H) depositados por CVD (Chemical Vapor Deposition) no sistema
ECR em temperatura ambiente.
Para o Poli-Si n+, o filme de a-Si:H é implantado com íons de fósforo (31p+) e depois
recozido em 1000 °C para ativação de dopante e reestruturação da camada, de amorfa para poli
cristalina.
19
Para o NiSi, sobre o filme de a-Si é depositada uma camada fina de Ni (Níquel) por
sputtering e recozida em 600 °C, o que permite a reação das duas camadas.
Os distintos materiais presentes como multicamadas nos eletrodos de porta
apresentam funções trabalho diferentes, o que determina o valor da tensão de limiar de
condução (VTH) dos transistores para cada correspondente aplicação desejada (AUTH, et al.,
2017; KUHLMANN, et al., 2018; LIMA, 2015).
Assim, as estruturas Al/TiN, NiSi/TiN e Poli-Si n+/TiN, desenvolvidas nesta
dissertação, vêm sendo estudadas para esta proposta de ajuste do valor de VTH (AUTH, et al.,
2017; KUHLMANN, et al., 2018; LIMA, 2015).
20
1.2 LEI DE MOORE, NÓS TECNOLÓGICOS E MOTIVAÇÃO
Os circuitos integrados (CIs) tem causado um impacto muito grande na sociedade,
de maneira que os consumidores esperam sempre por produtos eletrônicos mais sofisticados e
mais baratos. De mesmo modo, o mundo dos negócios visa aumento de produtividade através
do avanço das tecnologias de informação. Numa visão macroeconômica, somente a indústria
eletrônica, no início da última década, já superou valores de US $ 2 trilhões, além do impacto
direto que causa nas outras atividades econômicas (MACK, 2011).
A tendência evolutiva da eletrônica foi descrita por Gordon E. Moore, cofundador
da Intel, que observou que o número de componentes em um circuito integrado deveria dobrar
a cada dois anos mantendo os custos de produção, ficando conhecida como a Lei de Moore
(LIMA, 2015; MACK, 2011; SANTOS, 2013).
A figura 1 apresenta a evolução da eletrônica, com o número de transistores em
dispositivos eletrônicos através dos anos, sustentando a ideia da Lei de Moore (SANTOS, 2013;
SWART, 2013).
Figura 1 - Lei de Moore (SANTOS, 2013; SWART, 2013).
21
Juntamente ao crescimento do número de dispositivos, a indústria também seguiu
o padrão dos nós tecnológicos (figura 2), determinando a diminuição das dimensões física dos
transistores relacionada ao comprimento do canal (LG) dos mesmos (CHAU, et al., 2005;
SANTOS, 2013).
Figura 2 - Nós tecnológicos - Diminuição das dimensões dos transistores de acordo com o ano (CHAU, et al.,
2005; SANTOS, 2013).
Todo esse avanço tem sido alcançado com altos investimentos em P&D. Para guiar
as pesquisas e sustentar a Lei de Moore, em 1994 a Semiconductor Industry Association (SIA)
criou o The National Technology Roadmap for Semiconductors (NTRS) (MACK, 2011).
Posteriormente, com a união da SIA com as associações correspondestes da Europa, Japão,
Coreia e Taiwan, deu-se início ao International Technology Roadmap for Semiconductors
(ITRS) em 1999. O ITRS passou a servir como um guia para empresas, universidades e outros
meios de pesquisa apresentando quais são as principais necessidades de pesquisa e
desenvolvimento (GARCIA, 2014; ITRS, 2009). A partir de 2016 foi estabelecido o
International Roadmap for Devices and Systems (IRDS) dando continuidade a essas ideias.
Nos últimos anos, na tecnologia CMOS, os eletrodos metálicos de porta e isolantes
com altas constantes dielétricas (high-k dielectric) são as maiores exigências para tecnologias
com dimensões inferiores a 65 nm (GARCIA, 2014; INTEL, 2011; ITRS, 2013; LIMA, 2011).
Dielétricos high-k, com constante dielétrica maior que a do óxido de silício (3,9),
permitem aos dispositivos sofrerem menos com correntes de fuga devido aos efeitos de
tunelamento quântico, porém em estruturas com Poli-Si outros problemas aparecem (GARCIA,
2014; LIMA, 2011; MANCHANDA; GURVITCH, 1988). Forma-se uma camada de depleção
22
no Poli-Si na interface do Poli-Si com o dielétrico, levando à diminuição nos valores de
capacitância de porta, além da baixa aderência entre os materiais (GARCIA, 2014; LIMA,
2011).
A utilização do oxinitreto de silício (SiOxNy) no lugar do óxido de silício (SiO2)
apresenta algumas vantagens, como por exemplo a supressão da penetração de boro, maior
resistência à radiação, baixa densidade de defeitos de interface, maior constante dielétrica e
menor degradação induzida por elétrons quentes (RAJPUT, et al., 2018).
Além da substituição do óxido de silício (SiO2), crescido termicamente, por outros
materiais, muitas ideias tem surgido para a introdução direta de novos materiais entre o Poli-Si
de porta e o dielétrico, formando uma estrutura mais complexa na porta (KERBER; CARTIER,
2009).
Para esses novos materiais, a indústria está focando em metálicos refratários com
baixa resistividade (inferior a 400 μΩ.cm), estabilidade térmica para processos à altas
temperaturas (~1000 °C), resistentes à ataques químicos e que possuam boa aderência com
dielétricos high-k (FONSECA; KNIZHNIK, 2006; GARCIA, 2014; HENKEL, et al., 2009;
LIMA, 2011; PARK; SUDARSHAN, 2013; WOLF, et al., 2009).
Filmes de nitretos de metal refratário, tais como TiN (nitreto de titânio), TaN
(nitreto de tântalo) e WN (nitreto de tungstênio), são apropriados para eletrodos de porta pois
apresentam baixa resistividade elétrica, alta estabilidade térmica, grande dureza e excelente
resistência a produtos químicos (RAJPUT, et al., 2018). Por isso, as multicamadas dos eletrodos
de porta dos atuais transistores, tais como Al/TiN, NiSi/TiN e Poli-Si n+/TiN, contêm filmes
de nitreto de metal refratário e apresentam funções trabalho diferentes, como relatado
anteriormente no item 1.1, o que determina o valor da tensão de limiar de condução (VTH) dos
transistores para cada correspondente aplicação desejada (AUTH, et al., 2017; KUHLMANN,
et al., 2018; LIMA, 2015).
Portanto, a motivação desse trabalho é baseada na obtenção e caracterização de
multicamadas de eletrodo de porta, buscando principalmente baixa resistividade (< 400 μΩ.cm)
e alta estabilidade térmica (sem modificação estrutural após processos em temperaturas
superiores a 600 °C).
23
1.3 APRESENTAÇÃO DA DISSERTAÇÃO
Esta dissertação foi dividida em seis capítulos, descritos brevemente a seguir:
Capítulo 1: apresenta os objetivos e motivações que levaram à elaboração deste
trabalho.
Capítulo 2: apresenta brevemente a teoria da estrutura MOS e características C-V
(Capacitância x Tensão), algumas características do TiN na literatura e em outros trabalhos,
alguns métodos de deposição de filmes de TiN , as diferenças entre os processos de fabricação
gate first e replacement gate e também o método utilizado neste projeto para a obtenção do
TiN.
Capítulo 3: apresenta detalhadamente as etapas e parâmetros utilizados durante a
formação dos filmes de nitreto de titânio e a fabricação de capacitores nMOS através da
estrutura de empilhamento com base em High-k metal gate (HkMG).
Capítulo 4: são apresentados os resultados e análises através de perfilometria de
contato, espectroscopia RAMAN, microscopia eletrônica de varredura SEM/FIB, assim como
curvas de capacitância x tensão (C-V) para os capacitores e as contribuições para a utilização
dos filmes de TiN em FinFETs.
Capítulo 5: apresenta as conclusões dos resultados obtidos até o presente momento,
as contribuições científicas e as projeções futuras.
Referências Bibliográficas: apresenta as referências bibliográficas utilizadas.
24
2 REVISÃO BIBLIOGRÁFICA
2.1 TEORIA DA ESTRUTURA MOS
O princípio fundamental de operação de um transistor MOS consiste na aplicação
de uma tensão no eletrodo de porta (VGS) para a formação de uma camada de inversão no
substrato do semicondutor, levando à presença de uma corrente da fonte para o dreno (IDS)
(GROVE, 1967; SZE; NG, 1969; TSIVIDIS, 1987).
Ao se variar a tensão da porta, observa-se basicamente três diferentes regiões de
operação do dispositivo. A primeira definida como região de corte ou sublimiar (figura 3 (a)),
onde o canal ainda está se formando e a tensão na porta (VGS) é inferior a tensão de limiar de
condução do dispositivo (VTH). A segunda é a região linear ou de triodo (figura 3 (b)), onde o
canal está formado e o transistor está conduzindo, controlado pela tensão na porta, sendo que a
tensão na porta (VGS) é superior à tensão de condução (VTH) e a tensão entre fonte e dreno (VDS)
é menor que a diferença entre a tensão de porta e a tensão de limiar (VDS<VGS-VTH). Nesse
caso, um aumento na tensão de fonte e dreno (VDS) leva a um aumento linear na corrente de
fonte e dreno (IDS). A terceira é a região de saturação (figura 3 (c)) e ocorre quando a tensão no
dreno supera a tensão na porta (VDS>VGS-VTH) chegando na tensão de saturação. Nesse ponto
ocorre o estrangulamento do canal (pinchoff) e a corrente entre fonte e dreno (IDS) permanece
constante mesmo com o aumento da tensão de fonte e dreno (VDS) (GROVE, 1967; SZE; NG,
2006; TSIVIDIS, 2003).
Figura 3 - Ilustração da operação de um transistor MOS: (a) região sublimiar, (b) região linear e (c) região de
saturação (LEONHARDT, 2016).
Com relação aos materiais utilizados na estrutura de um transistor MOS, cada um
apresenta características diferentes e que são fundamentais na formação das partes que
25
compõem o dispositivo. Analisando, por exemplo, um metal (figura 4 (a)) e um semicondutor
(figura 4 (b)), separados, temos o seguinte diagrama de bandas (SWART, 2018):
Figura 4 - Diagrama de bandas de (a) metal e (b) semicondutor tipo n, isolados. E0: nível de vácuo; ΦM: função
trabalho do metal ΦS: função trabalho do semicondutor; EFM: nível de Fermi do metal; EFS: nível de Fermi do
semicondutor; χ: afinidade eletrônica; EC: nível de banda de condução; Ei: nível de Fermi intrínseco; EV: nível
de banda de valência. Adaptado de (SWART, 2018).
A referência nos esquemas da figura 4, tanto para o metal, quanto para o
semicondutor, é o nível de energia de vácuo (E0), que corresponde ao nível de energia onde o
elétron se encontra fora do material, livre. Para se remover um elétron de um material, a energia
necessária é definida através da função trabalho (ΦM – metal; ΦS – semicondutor) que
corresponde à diferença entre os níveis de vácuo (E0) e de Fermi (EFM – metal; EFS –
semicondutor) (SWART, 2018).
No caso dos semicondutores a função trabalho pode variar de acordo com a
dopagem do mesmo. Assim a característica fixa é a afinidade eletrônica, χ, que consiste na
energia necessária para levar um elétron da banda de condução (EC) para o nível de vácuo (E0)
(SWART, 2018).
Analisando um transistor MOS, estrutura da porta pode ser interpretada como um
capacitor (figura 5(a)). A medição das características de curva de Capacitância x Tensão (C-V)
de um capacitor permite a extração de vários parâmetros, dentre eles a tensão de banda plana
(VFB) e a função trabalho (WF) efetiva do eletrodo metálico. A figura 5 apresenta um esquema
de um capacitor e as curvas C-V teóricas esperadas para altas e baixas frequências (LIMA,
2015).
26
Figura 5 - (a) Esquemático de capacitor. (b) Curvas C-V para dispositivo tipo n. (c) Curvas C-V para
dispositivos tipo p. HF: resposta em alta frequência; QS: resposta quase-estática. Adaptado de (LIMA, 2015).
Nesse trabalho é aplicada uma tensão de polarização DC e as medições são feitas
com um sinal AC (1 MHz), realizando uma espécie de varredura que leva o capacitor da região
de acumulação, passando pela região de depleção até a região de inversão. A figura 6 apresenta
um exemplo desse tipo de medição. Na região de acumulação os portadores estão se
acumulando próximos à interface do dielétrico devido ao alto valor da tensão de polarização.
Como essas cargas não atravessam o dielétrico, a alta densidade de portadores na região leva
ao máximo valor de capacitância medida. Diminuindo (em módulo) o valor da tensão de
polarização, os portadores majoritários são afastados da região de interface do dielétrico,
formando uma região de depleção. Quando a tensão de polarização atinge o limite de inversão,
os portadores majoritários ficam distantes da interface do dielétrico e a capacitância atinge seu
valor mínimo (LIMA, 2015).
Figura 6 - Exemplo de curva C-V com separação das três regiões de atuação: acumulação, depleção e inversão.
Adaptado de (LIMA, 2015).
27
2.2 MULTICAMADAS DE ELETRODOS DE PORTA COM TiN
Segundo a literatura, o nitreto de titânio (TiN) apresenta valores de função trabalho
em torno de 4,14 eV e 5,3 eV. Valores bem diferentes do titânio (Ti), que tem função trabalho
variando de 3,9 eV e 4 eV (POLISHCHUK, et al., 2001; LUJAN, et al., 2002; LIU, et al., 2006;
LIMA, et al., 2013).
Na tabela 1, podemos observar alguns trabalhos que foram feitos utilizando o nitreto
de titânio em multicamadas de eletrodos e as características obtidas. Pode-se observar que os
valores de função trabalho obtidos estão na faixa teórica de 4,14 eV a 5,3 eV. Usaremos esses
parâmetros para efeito de comparação com os resultados obtidos ao final desse trabalho.
Tabela 1 - Características do nitreto de titânio na literatura. Adaptado de (GARCIA, 2014).
* Nenhuma referência à espessura do TiN.
Processo Camada
Protetora
Espessura
TiN (nm)
Dielétrico de
porta Características Referência
Sputtering Al 20-300 SiO2 ou SiOxNy
C-V (LIMA, 2011)
VFB = -0,29 V
WF = 4,65 eV (CIOLDIN et al.,
2012) ρ=350-420 μΩ.cm
ALD, CVD,
PVD
Poli-Si
20 SiO2
C-V
(SINGANAMALLA
et al., 2012)
Al implantado
SiO2
VFB = -0,11 a
-0,33 V
ALD, PVD
AlOx
* HfO2
C-V
(KESAPRAGADA
et al., 2010) ou LaOx
WF = 4,84; 4,95
eV
VFB ≈ -0,2 a -1,0 V
Plasma ALD
TaN
5-10 HfO2
C-V
(HEO; CHOI, 2012) TiN
VFB ≈ 0,33 a
0,57 V
Sputtering n.a. * HfO 2 C-V (CHOI; AHN;
CHOI, 2012) VFB = 0,35 V
Sputtering Poli-Si
2,5-10 HfO2 ou
HfSiON
C-V (LEE; CHOI; CHOI,
2013) ou W VFB ≈ 0,4 a 0,55 V
28
2.3 TÉCNICAS DE OBTENÇÃO DE TiN
Detalhamos na sequência três diferentes métodos de obtenção de filmes de nitreto
de titânio presentes na literatura: Atomic Layer Deposition, Chemical Vapor Deposition e
Pulverização Catódica (sputtering).
2.3.1 ALD (ATOMIC LAYER DEPOSITION)
Atomic Layer Deposition (ALD) é uma técnica de deposição de filmes finos de
diversos materiais a partir da fase gasosa. Inicialmente foi introduzida em 1977 por Suntola e
Antson como Atomic Layer Epitaxy (ALE) para a deposição de sulfeto de zinco (ZnS) em telas
planas. Com o desenvolvimento da técnica para a utilização de metais e óxidos metálicos,
muitos materiais passaram a ser depositados de maneira não epitaxial, levando à adoção do
nome ALD (JOHNSON; HULTQVIST; BENT, 2014).
Essa técnica consiste num processo químico onde geralmente são utilizadas duas
substâncias gasosas denominadas precursores. Diferentemente da técnica de Chemical Vapor
Deposition (CVD), onde os precursores são utilizados juntos, na ALD são usados e reagem em
momentos alternados (GARCIA, 2014; OXFORD INSTRUMENTS, 2018).
Essas reações dos precursores gasosos com a superfície do alvo são chamadas de
“meias-reações” e representam apenas parte do processo de síntese dos materiais. A cada meia-
reação um precursor é pulsado em uma câmara com vácuo (inferior a 1 Torr) para reagir com o
substrato num processo auto limitante, com tempo estabelecido para que o precursor reaja
completamente e forme não mais do que uma monocamada na superfície. Na sequência é
utilizado um gás transportador inerte (geralmente N2 ou Ar) para a remoção do precursor não
reagido e dos subprodutos da reação. Então é pulsado o precursor contra reagente seguido
também de nova remoção com gás transportador inerte. O processo se repete em ciclos até que
se obtenha a espessura final desejada (JOHNSON; HULTQVIST; BENT, 2014).
A figura 7 apresenta o processo de ALD onde, através dos ciclos de meias-reações
e remoção de subprodutos e precursores não reagidos, é depositado o material desejado.
29
Figura 7 - Esquemático do processo de ALD. (a) Superfície do substrato funcionalizado. (b) Precursor A é
pulsado e reage com a superfície. (c) Subprodutos da reação e precursor não reagido são removidos com gás
transportador inerte. (d) Precursor B é pulsado e reage com a superfície. (e) Subprodutos da reação e precursor
não reagido são removidos com gás transportador inerte. (f) Etapas 2 a 5 são repetidas até se obter espessura
desejada de material. Adaptado de (JOHNSON; HULTQVIST; BENT, 2014).
Essa técnica pode ser utilizada para a deposição de vários filmes finos, como óxidos
(Al2O3, TiO2, SnO2, ZnO, HfO2), metais (Ru, Ir, Pt), sulfetos metálicos (ZnS) e nitretos
metálicos (TiN, TaN, WN, NbN). Devido à técnica, os filmes produzidos são conformais e
uniformes, fazendo com que o nitreto de titânio apresente potencial para ser utilizado como
barreira metálica ou como eletrodo de porta CMOS (GARCIA, 2014; GEORGE, 2010;
LANGEREIS, et al., 2007; LIMA, 2015; POTTS; KESSELS, 2013; KNOOPS, et al., 2015).
30
2.3.2 CVD (CHEMICAL VAPOR DEPOSITION)
Chemical vapor deposition (CVD) é uma técnica muita utilizada no processamento
de materiais. É concentrada principalmente na aplicação de revestimentos de filmes finos
sólidos em superfícies, mas também é utilizada para a produção de materiais de substrato de
alta pureza, por exemplo. Esse método tem sido usado para a deposição de uma vasta gama de
materiais, destacados em cinza na tabela periódica mais adiante, alguns na forma de elemento
puro, mas a maioria em combinações na formação de compostos (PARK; SUDARSHAN,
2001).
Figura 8 - Tabela periódica com elementos destacados em cinza que têm sido utilizados em processos de
deposição por CVD (PARK; SUDARSHAN, 2001).
Uma operação típica de CVD envolve o fluxo de um ou mais gases precursores
numa câmara contendo os objetos aquecidos a serem revestidos. A deposição de um filme fino
ocorre através de reações químicas que acontecem próximas às superfícies quentes, e geram
subprodutos químicos que, junto com os precursores que não reagiram, são expelidos para fora
da câmara (PARK; SUDARSHAN, 2001).
Com diversos casos de aplicação, existem muitas variantes de CVD. Ocorrem em
reatores de paredes quentes e frias, em pressões totais baixas (sub-torr) ou altas (acima da
31
atmosférica), com e sem gases de arrasto, e com temperaturas variando geralmente entre 200
°C e 1600 °C (PARK; SUDARSHAN, 2001).
A técnica CVD é utilizada na deposição de materiais em diversas formas, tais como:
amorfa, mono cristalina, poli cristalina e epitaxial. São usualmente depositados materiais como
silício, fibra de carbono, nano fibras de carbono, filamentos, nano tubos de carbono, SiO2,
silício-germânio, tungstênio, carbeto de silício, nitreto de silício, oxinitreto de silício, diversos
dielétricos high-k e nitreto de titânio (material utilizado nesse trabalho). A técnica é usada de
diversas maneiras e elas habitualmente se diferem nas formas com as quais as reações químicas
se iniciam (GARCIA, 2014; RAHTU, 2002; SIMMLER, 2005).
Vale salientar que foi utilizado um processo CVD no sistema ECR (tabela 2) para
deposição de silício amorfo sobre TiN em temperatura ambiente. Esse Si-a foi utilizado para
obtenção de Poli-Si n+ e NiSi, como será descrito no capítulo 3.
Os processos de CVD podem ser classificados de acordo com algumas
características, segundo a tabela 2 a seguir:
32
Tabela 2 - Classificação dos processos de Chemical Vapor Deposition.
Método de
classificação Tipo de CVD Descrição
Pressão de
operação
Atmospheric Pressure CVD
(APCVD) CVD à pressão ambiente.
Low-Pressure CVD (LPCVD) CVD a pressões sub atmosféricas.
Ultra High Vacuum CVD
(UHVCVD)
CVD a pressão muito baixa, tipicamente abaixo de 10-6
Pa.
Características
físicas do
vapor
Aerosol Assisted CVD (AACVD) CVD no qual os precursores são transportados ao
substrato através de um aerossol líquido/gasoso.
Direct Liquid Injection CVD
(DLICVD) CVD no qual o precursor está na fase líquida. Essa
técnica apresenta altas taxas de crescimento.
Métodos de
plasma
Microwave Plasma-assisted CVD
(MPCVD)
Plasma-Enhanced CVD (PECVD)
CVD que utiliza plasma para aumentar as taxas de
reação dos precursores. PECVD permite deposição à
temperaturas mais baixas, o que é muitas vezes crítico
na manufatura de semicondutores. As temperaturas
mais baixas também permitem a deposição de
revestimentos orgânicos.
Outros
Atomic Layer CVD (ALCVD) Deposita camadas sucessivas de diferentes substâncias
para produzir filmes cristalinos.
Combustion CVD (CCVD)
Também conhecido como pirólise de chama, é uma
técnica baseada em uma chama à atmosfera aberta para
depositar filmes finos de alta qualidade e nano
materiais.
Hot-Wire CVD (HWCVD)
Também conhecida como CVD catalítica (Cat-CVD)
ou Hot Filament CVD (HFCVD). Esse processo usa
um filamento aquecido para quimicamente decompor
os gases fonte.
Metal Organic CVD (MOCVD) Esse processo CVD é baseado em precursores metal
orgânicos.
Rapid Thermal CVD (RTCVD)
Esse processo CVD usa lâmpadas de aquecimento ou
outros métodos para rapidamente aquecer o substrato.
Ao aquecer apenas o substrato (ao invés do gás ou das
paredes da câmara) ajuda a reduzir reações gasosas
indesejáveis que podem levar à formação de partículas.
Vapor-Phase Epitaxy (VPE)
Photo-Initiated CVD (PICVD) Esse processo usa luz UV para estimular reações
químicas.
Electron Cyclotron Resonance CVD
(ECR-CVD) CVD que faz uso de equipamento de ECR para realizar
as deposições.
Fonte: Adaptado de (CRYSTEC TECHNOLOGY, 2018a; CRYSTEC TECHNOLOGY, 2018b; DION;
TAVARES, 2013; GARCIA, 2014; LAU, et al., 2000; TAVARES; SWANSON; COULOMBE, 2008; SCHROPP,
et al., 2000).
33
2.3.3 PULVERIZAÇÃO CATÓDICA (SPUTTERING)
A pulverização catódica, ou Sputtering, é um método que utiliza um plasma gasoso
para desalojar átomos da superfície de um material alvo sólido. Esses átomos são depositados
para formar uma camada extremamente fina na superfície dos substratos. É uma técnica muito
usada para depositar filmes finos em semicondutores e dispositivos ópticos, por exemplo.
Filmes pulverizados apresentam excelente uniformidade, densidade, pureza e aderência. É
possível produzir ligas de precisa composição com sputtering convencional, ou óxidos, nitretos
e outros compostos por sputtering reativo (SAMATERIALS, 2015).
Um processo básico de sputtering é apresentado na figura 9 abaixo:
Figura 9 - Processo de Sputtering: (1) Íons de gás inerte (Ar+) estão acelerando no alvo. (2) O alvo (Sputtering
Target) é erodido pelos íons via transferência de energia e é ejetado na forma de partículas neutras. (3) Essas
partículas neutras são depositadas como um filme fino na superfície dos substratos (SAMATERIALS, 2015).
Geralmente se usa como gás de sputtering um gás inerte como o argônio. Para uma
maior eficiência do processo, no que diz respeito à transferência de momento, o peso atômico
34
do gás deve ser próximo ao peso atômico do elemento do alvo. Dessa maneira, para alvos de
elementos leves usa-se, por exemplo, o Néon, enquanto para alvos de elementos mais pesados
é preferível a utilização de Xenônio ou Criptônio, por exemplo. O grande número de parâmetros
que envolvem o processo de sputtering torna essa técnica complexa, mas também capaz de
proporcionar um grande controle sobre o crescimento e microestrutura do filme depositado
(GARCIA, 2014; LIMA 2015).
Algumas das vantagens e desvantagens do processo de sputtering estão
apresentadas na tabela 3 abaixo:
Tabela 3 – Vantagens e Desvantagens do Processo básico de sputtering.
Vantagens Desvantagens
As velocidades de geração de filmes são estáveis e
similares em vários materiais diferentes.
A velocidade de geração de filmes é baixa.
(<10Å / s). Mas pode ser melhorada através da
pulverização de magnetron.
Filmes iguais podem ser gerados. Passo e cobertura de
defeitos são bons. Irregularidades e os danos no filme são causados
pela deposição de alta energia. Após a geração
de filmes, a desigualdade e os danos podem ser
reduzidos por tratamento térmico. A adesão do filme é boa.
Estão disponíveis alvos para vários materiais, como metais,
ligas, compostos e isolantes.
O filme é aquecido pela exposição ao elétron,
UV, íon, etc. (100 ~ 150 ). Dependendo da
necessidade, é necessário resfriar ou aquecer
ainda mais o suporte da placa.
Filmes de óxido e nitreto podem ser gerados através de
pulverização reativa de O2 e N2
As condições de geração dos filmes são sensíveis
e afetam umas às outras. É necessário ajustar os
parâmetros de pulverização.
Fonte: Adaptado de (CNI, 2018).
Outra desvantagem é que dificilmente os métodos de sputtering podem ser
sucedidos com o uso da técnica de lift-off (em microcronstrução é um processo de criar
estruturas de um material alvo na superfície de um substrato, como um substrato ou lâmina de
silício, usando um material de sacrifício, como um fotoresiste) (LIMA, 2015; VAZIRI;
HAJIESMAEILBAIGI; MALEKI, 2010).
Uma vertente da técnica é a pulverização auxiliada por magnetrons, que faz uso de
campos elétricos e magnéticos para confinar as partículas de plasma carregadas próximas à
superfície do alvo. No campo magnético os elétrons seguem trajetórias helicoidais em torno das
linhas de campo sofrendo mais colisões ionizantes com os gases neutros. Esses gases extras
gerados resultam num aumento da taxa de deposição. Outro aspecto é que nesse caso o plasma
pode ser mantido à uma menor pressão. Os átomos neutros do processo de sputtering não são
35
afetados pelos campos magnéticos gerados pelo magnetron (AJA INTERNATIONAL, 2018;
GARCIA, 2014, LIMA, 2015).
36
2.4 ELETRODOS PARA TECNOLOGIA CMOS - GATE FIRST E GATE LAST
O dimensionamento de dispositivos MOSFET (field-effect-transistor) para
tecnologias sub-50 nm exige que as portas dos transistores tenham eletrodos metálicos (metal
gate-mg) e isolantes com alta constante dielétrica (High-k) maiores que 3,9 proveniente do
tradicional SiO2, para evitar o tunelamento quântico. Essa estrutura com isolante high-k e
eletrodo metálico é denominada High-k metal gate (HkMG). É usada para ajustar a capacitância
de porta devido à depleção de eletrodos de porta de poli silício, por exemplo. A implementação
do HkMG é desafiadora e requer o ajuste da função trabalho da porta para controlar a tensão de
limiar (VTH), usando novos materiais e esquemas de integração. O ajuste de VTH pode ser obtido
selecionando metais de função trabalho adequada, como o nitreto de titânio (KESAPRAGADA
et al., 2010).
Quanto aos processos de fabricação da porta, podemos ter basicamente os métodos
de gate first ou replacement gate (também conhecido como gate last). A figura 10 apresenta os
passos elementares de cada caso. Para o gate first, a definição da porta ocorre antes das
definições de fonte e dreno. Por outro lado, no replacement gate a definição da porta ocorre
após as definições de fonte e dreno (GARCIA 2014; 11KUHN, 2010; LIMA 2015).
Figura 10 - Etapas de processo. Gate First: (1) deposição de dielétrico e metal de porta. (2 e 3) definição da
porta. (4) formação de fonte/dreno e de contatos. Replacement Gate: (5 e 6) definição de fonte/dreno com uma
porta de sacrifício. (7 e 8) substituição do material de sacrifício pelo material metálico de porta. Adaptado de
(GARCIA 2014; KUHN, 2010; LIMA 2015).
37
Os processos de definição de fonte e dreno geralmente exigem altas temperaturas
(por volta de 1000 °C) para a ativação de dopantes e reconstrução da camada cristalina. Por
isso, no caso do gate first é necessário que os materiais do eletrodo de porta tenham estabilidade
térmica para altas temperaturas. Condição essa que não ocorre para o replacement gate, tendo
em vista que a porta é definida no final (GARCIA, 2014; LIMA 2015).
A tecnologia de HkMG tem sido implementada em chips comerciais de silício desde
o nó tecnológico de 45 nm, sendo preferencialmente utilizada através da técnica de replacement
gate. Essa técnica possui algumas vantagens, como a possibilidade de tratamentos térmicos à
altas temperaturas da fonte e do freno, escalamento de EOT e diminuição de VTH principalmente
para os casos de HkMG que utilizam diversos materiais no empilhamento de camadas e que por
isso devem evitar exposição à altas cargas térmicas. Por outro lado, por necessitar de mais
etapas, o replacement gate é mais complexo que o gate first e pode acabar não sendo adequado
para casos de dispositivos de baixa potência, onde a corrente de fuga é o parâmetro mais
importante (LEE; CHOI; CHOI, 2013).
Idealizando a utilização em um processo de gate first, que é mais simples e segue
os fluxos convencionais de fabricação, os materiais utilizados nesse trabalho, tal como o nitreto
de titânio, devem ter estabilidade térmica para suportar altas temperaturas (~1000 °C).
38
2.5 MÉTODO UTILIZADO NESTE TRABALHO
A técnica de deposição de ALD é derivada da técnica de deposição CVD, com a
diferença básica na maneira como os reagentes são inseridos na câmara de deposição,
resultando em diferentes reações químicas (LIMA,2015).
A técnica de ALD é a mais utilizada atualmente na deposição de nitreto de titânio.
Porém, o TiN depositado através dessa técnica apresenta estados extrínsecos que estão ligados
a reações químicas e defeitos de interface com o dielétrico e podem variar com tratamentos
térmicos (FILLOT, et al., 2005; LIMA, 2015).
Para tratamentos térmicos com altas temperaturas, a função trabalho do TiN sofre
alterações, dependendo dos parâmetros dos processos. Para um caso de tratamento térmico com
gás de nitrogênio acima de 800 °C, a função trabalho do TiN tem redução de aproximadamente
0,3-0,5 eV tanto em casos com dielétricos de porta de SiO2 e Al2O3, por exemplo (FILLOT, et
al., 2005; WESTLINDER, et al., 2003).
Já no caso de filmes de nitreto de titânio depositados através da técnica pulverização
catódica, esses filmes tendem a se comprimir no plano e a diminuição do tamanho das “células”
sugere a incorporação e defeitos na estrutura. Esses defeitos se devem não devido ao nitrogênio,
mas especialmente devido ao titânio, com uma grande presença de vacâncias (ELSTNER, 1994;
PATSALAS; LOGOTHETIDIS, 2001; PONON, et al., 2015).
Figura 11 - Ilustração de filme de TiN obtido através de técnica de sputtering com presença de vacâncias de Ti.
39
Neste trabalho utilizamos um método alternativo para a obtenção do nitreto de
titânio. Primeiramente realizamos uma deposição de camadas nanométricas de titânio (1 nm e
2 nm) através de uma evaporadora de feixe de elétrons em ultra alto vácuo (10-9 Torr). Em
seguida fazemos uma nitretação do Ti por plasma de alta densidade em sistema ECR (Electron
Cyclotron Resonance).
Com o filme de titânio depositado por primeiro sobre o substrato, a etapa de
nitretação tem por finalidade “consumir” todo esse titânio na formação de TiN, com o intuito
de se formar um filme muito denso do material, capaz de ter estabilidade térmica para suportar
temperaturas maiores que 600 °C e evitar problemas de vacâncias.
O filme de nitreto de titânio é usado em conjunto com óxido de silício (SiO2) e
oxinitreto de silício (SiOxNy) para formação de dielétrico, e também na formação de estrutura
condutora da porta, com uso de alumínio (Al), depositado por pulverização catódica
(sputtering), siliceto de níquel (NiSi) e silício policristalino dopado com fósforo (Poli-Si n+),
formando as seguintes estruturas: Al/TiN/SiON, Poli-Si n+/TiN/SiON, Poli-Si n+/TiN/SiO2,
NiSi/TiN/SiON e NiSi/TiN/ SiO2.
40
3 PROCEDIMENTO EXPERIMENTAL
Para esse trabalho confeccionamos capacitores MOS com dois tipos de dielétricos
de porta. Primeiramente com óxido de silício (SiO2), quando utilizamos como eletrodos Poli-
Si n+/TiN e NiSi/TiN. Em seguida utilizamos como dielétrico oxinitreto de silício (SiOxNy)
usando como eletrodo Al/TiN.
3.1 CAPACITORES MOS COM SiO2
A primeira etapa desse projeto consiste na obtenção de capacitores MOS utilizando
SiO2 como dielétrico de porta e dois materiais como eletrodos: Poli-Si n+ e siliceto de níquel
(NiSi). A figura 12 apresenta uma ilustração simples dos processos de fabricação desde a
aquisição das lâminas limpas até a obtenção final dos capacitores.
Figura 12 - Ilustração das etapas dos processos de fabricação. (a) lâmina de silício limpa. (b) crescimento de óxido
fino. (c) aplicação de fotoresiste. (d) fotolitografia – sensibilização e remoção do fotoresiste nas regiões de
interesse. (e) deposição através de evaporação por feixe de elétrons de Ti e nitretação por plama ECR seguida da
deposição de a-Si:H no mesmo sistema ECR. (f) processo de lift-off removendo fotoresiste e materiais acima dele
definindo região dos capacitores. (g) obtenção de Poli-Si após implantação de fósforo e recozimento RTA –
amostras 5 e 7. (h) obtenção de NiSi após deposição de níquel e silicetação RTA – amostras 1 e 3.
41
Iniciamos utilizando duas lâminas de Silício de 2 polegadas de diâmetro. Ambas
eram do tipo p (dopante Boro), orientação 100 e resistividade entre 1 e 10 Ω.cm.
Primeiramente as lâminas passaram pelo processo de limpeza completa padrão, que
consiste dos seguintes passos:
Limpeza
Piranha
Imersão em H2SO4/H2O2 na proporção 4:1 a 80 °C por 10 min – também
conhecida como solução "piranha". Utilizado principalmente na remoção de
gorduras presentes na superfície das lâminas. É uma reação exotérmica;
Limpeza
HF
Imersão em HF/H2O na proporção 1:10 em temperatura ambiente por 10 s.
Utilizado para remoção de óxido de silício – especialmente óxido nativo
(formado naturalmente através do contato entre silício da lâmina e oxigênio do
ar);
Limpeza
RCA #1
Imersão em NH4OH/H2O2/H2O nas proporções 1:1:5 a 70 °C por 10 min.
Utilizado para remoção de gorduras e alguns metais que possam estar presentes
na superfície da lâmina;
Limpeza
RCA #2
Imersão em HCl/H2O2/H2O nas proporções 1:1:5 a 70 °C por 10 min. Utilizado
especificamente para remoção de metais na superfície da lâmina.
Entre uma solução e outra, as lâminas foram submetidas a um enxágue com água
DI (deionizada) 18 MOhms.cm. A secagem das lâminas foi feita com jato de nitrogênio.
Em seguida foi feita uma oxidação seca, em que as lâminas ficaram no forno de
oxidação por 2 minutos, com o objetivo de crescer um óxido de silício de aproximadamente 10
nm de espessura.
Depois clivamos as lâminas resultando nas amostras 1, 3, 5 e 7.
Para a fabricação dos capacitores, iniciamos realizando uma etapa de fotolitografia
em cada amostra para definir as regiões dos eletrodos superiores. Nessa etapa utilizamos uma
máscara que define capacitores circulares de 200 µm de diâmetro. Na ausência da máscara para
gravação direta, utilizamos uma máscara de campo claro e realizamos o procedimento de
fotolitografia por inversão, seguindo os seguintes passos:
i. Aplicação de fotoresiste AZ5214.
ii. Rotação da amostra a 5000 rpm por 30 segundos.
iii. Aquecimento em hot plate a 90 °C por 4 minutos.
iv. Exposição com máscara à luz ultravioleta por 16 segundos.
42
v. Aquecimento em hot plate a 110 °C por 1 minuto e 45 segundos.
vi. Exposição direta sem máscara à luz ultravioleta por 40 segundos.
vii. Mergulho em solução de MIF300 para revelação do fotoresiste sensibilizado.
Para esse procedimento utilizamos uma fotoalinhadora MJB3 da Karl Suss e hot
plates modelos TE-018 e TE 038/2-MP da TECNAL.
Figura 13 - Fotoalinhadora MJB3 da marca Karl Suss.
Figura 14 - Hot plates TE-018 e TE 038/2-MP da TECNAL.
Feito isso, levamos as amostras ao Laboratório de Pesquisas em Dispositivos (LPD)
no Instituto de Física "Gleb Wataghin" (IFGW) da UNICAMP.
Inicialmente realizamos uma deposição de Titânio (Ti) em todas as amostras, com
um sistema de MBE (Molecular Beam Epitaxy) adaptado para trabalhar como evaporadora por
feixe de elétrons (figura 15) da marca Balzers Aktiengesellschaft, seguindo as seguintes
características:
43
Taxa de deposição: 0,6 Å/s.
Pressão de deposição: 1.10-7 mbar.
Corrente do feixe: 30 mA.
Varredura do feixe: 5 S/N.
Amostras 1 e 5 — 20 Å de Ti
Amostras 3 e 7 — 10 Å de Ti
Figura 15 - Sistema de MBE da Balzers Aktiengesellschaft utilizado para a deposição de Titânio.
Logo na sequência colocamos todas as amostras no sistema PLASMA-THERM
SLR 770 (figura 16) para a etapa de nitretação por plasma ECR. Os parâmetros utilizados foram
os seguintes:
Fluxos de gases: 5 sccm de N2 e 25 sccm de Ar.
Potência ECR: 425 W.
Potência RF: 5 W.
Tempo: 20 minutos.
Pressão Base: 1,3.10-5 Torr.
Temperatura: 20 °C.
44
Sabendo que o nitreto de titânio oxida facilmente quando em contato com o
oxigênio presente no ar atmosférico, logo depois da nitretação, no mesmo equipamento,
fizemos então uma deposição de silício amorfo nas amostras para evitar a oxidação e dar maior
conformidade ao filme, principalmente nas etapas térmicas (SAHA; TOMPKINS, 1992;
GARCIA, 2014). Os parâmetros utilizados foram os seguintes:
Fluxos de gases: 20 sccm de Ar e 200 sccm de SiH4.
Pressão: 4 mTorr.
Potência ECR: 425 W.
Potência RF: 5 W.
Tempo: 15 minutos.
Pressão Base: 1,3.10-5 Torr.
Temperatura: 20 °C.
Taxa de deposição: 10 nm / min.
Figura 16 - Sistema PLASMA-THERM SLR 770, utilizado para nitretação e deposição de silício amorfo.
Novamente no CCS, focamos nosso trabalho na obtenção dos capacitores
diversificando as amostras em etapas distintas que se seguiram nos processos de fabricação.
45
O passo seguinte foi a etapa de lift-off, utilizada para a formação de estruturas sobre
um substrato fazendo uso de um material de sacrifício. No nosso caso o material de sacrifício
foi o fotoresiste residual da etapa de fotolitografia.
Em um primeiro momento realizamos o lift-off apenas com as amostras 1 (20 Å de
Ti) e 3 (10 Å de Ti), deixando as amostras 5 (20 Å de Ti) e 7 (10 Å de Ti) de lado. Para o lift-
off colocamos as amostras em um béquer com acetona deixando por aproximadamente 1 dia e
em seguida o mergulhamos parcialmente em um equipamento de ultrassom para intensificar o
processo.
Seguindo, realizamos uma limpeza orgânica nas amostras 1 e 3 e as colocamos para
observação em um microscópio óptico conforme as figuras 17 e 18:
Figura 17 - Amostra 1 (20 Å de Ti) após processo de lift-off – Eletrodos circulares com 200 µm de diâmetro.
Figura 18 - Amostra 3 (10 Å de Ti) após processo de lift-off – Eletrodos circulares com 200 µm de diâmetro.
Com a amostra 1 medimos valores de 194,9 µm e 195,7 µm. Já com a amostra 3
obtivemos valores de 195,2 µm e 195,9 µm.
46
As amostras 1 (20 Å de Ti) e 3 (10 Å de Ti) foram submetidas a um processo com
a finalidade de transformar o silício amorfo em siliceto de níquel. Primeiramente realizamos
uma deposição de níquel (liga Níquel–Platina na proporção 97% – 3%) através do equipamento
de sputtering ULVAC MCH-9000 apresentado na figura 19.
Figura 19 - Equipamento de sputtering ULVAC MCH-9000.
Em seguida realizamos a silicetação, onde as amostras foram submetidas a uma
etapa de recozimento térmico conhecido como RTA (Rapid Thermal Annealing) a 600 °C por
1 minuto. Depois fizemos uma corrosão úmida com ácido sulfúrico e água oxigenada para
remover o metal que não reagiu na etapa RTA. Ficamos assim com uma estrutura de
NiSi/TiN/SiO2.
47
Figura 20 - Equipamento de RTA no CCS.
Numa outra via, as amostras 5 (20 Å de Ti) e 7 (10 Å de Ti) foram levadas para
uma implantação de íons no equipamento EATON GA4204 (figura 21) também disponível no
CCS. Os parâmetros utilizados para a implantação foram os seguintes:
Elemento implantado: Fósforo (31P+).
Energia: 20 keV.
Dose: 1.1015 cm-2.
Ângulo: 7º.
Figura 21 - Implantador de íons EATON GA4204 disponível no CCS.
48
Em seguida as amostras foram submetidas ao processo de lift-off semelhante às
amostras 1 e 3.
Continuando, realizamos uma limpeza RCA (apenas etapas iii e iv — pois etapas
anteriores removem SiO2). Depois removemos o óxido de silício nas costas das lâminas e as
levamos para um recozimento térmico do tipo RTA à 1000°C por 1 minuto com gás de
nitrogênio. Formamos assim uma estrutura de Poli-Si n+/TiN/SiO2.
49
3.2 CAPACITORES MOS COM SiOxNy
A segunda etapa do projeto difere da primeira, mas serve para efeito de comparação
e consolidação das etapas de fabricação e dos resultados obtidos.
A primeira grande diferença é que substituímos o SiO2 por um dielétrico high-k, ou
seja, com constante dielétrica maior que a do SiO2 (3,9) (MANCHANDA; GURVITCH, 1988;
GARCIA, 2014), nesse caso o oxinitreto de silício (SiOxNy) (fabricado nos laboratórios da
UNICAMP com constante dielétrica de aproximadamente 4,5). Isso também nos proporciona
mostrar a importância da presença do TiN entre o dielétrico high-k e materiais superiores dos
eletrodos de porta, especialmente o Poli-Si, para melhorar a aderência entre os materiais e os
valores de capacitância dos dispositivos.
A segunda questão é que todos os capacitores foram fabricados com titânio
depositado de 10 Å, diferentemente da primeira etapa onde usamos 10 Å e 20Å, pois os
melhores resultados obtidos foram justamente para as amostras com menor espessura de Ti
depositado.
A terceira mudança é que além das estruturas de Poli-Si n+/TiN e de NiSi/TiN
também fabricamos amostras com alumínio sobre o nitreto de titânio (Al/TiN).
A figura 22 ilustras as etapas dos processos de fabricação desde a aquisição das
lâminas de Si até as etapas finais com os dispositivos prontos.
50
Figura 22 - Ilustração das etapas dos processos de fabricação. (a) lâmina de silício limpa. (b) oxinitretação do
silício. (c) aplicação de fotoresiste. (d) fotolitografia – sensibilização e remoção do fotoresiste nas regiões de
interesse. (e) deposição e nitretação de Ti seguida da deposição de Al. (f) processo de lift-off removendo fotoresiste
e materiais acima dele definindo região dos capacitores (g) deposição e nitretação de Ti seguida da deposição de
a-Si:H. (h) processo de lift-off removendo fotoresiste e materiais acima dele definindo região dos capacitores. (i)
obtenção de Poli-Si após implantação de fósforo e recozimento RTA. (j) obtenção de NiSi após deposição de
níquel e silicetação RTA.
Com relação às etapas de fabricação, a que muda é justamente a relativa à obtenção
do dielétrico. Deixamos de obter o SiO2 por oxidação no forno e realizamos o seguinte
procedimento: primeiramente fazemos um dip de HF nas amostras para a remoção de qualquer
óxido de silício nativo que tenha se formado. Depois levamos as mesmas para o equipamento
PLASMA-THERM SLR 770, já utilizado em outras etapas, para a oxinitretação do silício,
formando uma camada de SiOxNy de aproximadamente 15nm (valores já calibrados em etapas
anteriores de utilização do equipamento). Os parâmetros dessa etapa foram:
Fluxos de gases: 3 sccm de O2, 7 sccm de N2 e 20 sccm de Ar.
51
Pressão: 5 mTorr.
Potência ECR: 500 W.
Tempo: 20 minutos.
Pressão Base: 1,3.10-5 Torr.
Temperatura: 20 °C.
Os outros passos de fabricação são similares às descritas na primeira etapa do
projeto, com exceção das amostras com eletrodo de alumínio. Nesse caso, depois da nitretação
do titânio, ao invés de depositar silício amorfo, depositamos alumínio por sputtering, com
espessura de aproximadamente 50 nm.
52
4 ANÁLISES E RESULTADOS
Estão apresentadas medidas com perfilômetro, para a medição da espessura dos filmes
depositados em conjunto com medidas de espectroscopia Raman e microscopia eletrônica de
varredura (SEM) para melhor visualização das camadas que compõe os dispositivos fabricados.
A seguir apresentam-se as medidas elétricas, com características CxV
(Capacitância x Tensão) para os capacitores tal como a simulação de curvas de alta frequência
e a extração de parâmetros, como a tensão de banda plana (VFB) e a função trabalho (WF) do
nitreto de titânio.
4.1 MEDIDAS COM PERFILÔMETRO E ANÁLISES RAMAN E SEM
Primeiramente analisamos e discutimos as medidas feitas com perfilôetro e análises
Raman e SEM.
4.1.1 PERFILÔMETRO
Levamos as amostras 1 e 3 de capacitores, com a-Si:H/TiN/SiO2, ao Laboratório
Multiusuários (LAMULT) no IFGW para medir a espessura dos filmes em relação ao substrato.
Para isso utilizamos um perfilômetro modelo Dektak 150 da marca Veeco.
53
Figura 23 - Perfilômetro Dektak 150 da Veeco.
Como o óxido de silício está presente em toda a lâmina, os valores encontrados
correspondem à diferença entre a superfície do óxido e a superfície do silício amorfo.
As figuras 24, 25 e 26 apresentam o resultado das análises de capacitores da amostra
1 (20 Å de Ti) e de capacitores da amostra 3 (10 Å de Ti).
Figura 24 - Análise com perfilômetro da amostra 1.
Valor medido: aproximadamente
171±1 nm entre um ponto da borda do
capacitor e um ponto da superfície do
substrato.
54
Figura 25 - Análise com perfilômetro da amostra 3.
Valor medido: aproximadamente
142±1 nm entre um ponto da superfície
do capacitor e um ponto da superfície
do substrato.
Figura 26 - Análise com perfilômetro da amostra 3.
Valor medido: aproximadamente 137±1
nm entre média de vários pontos da
superfície do capacitor e vários pontos
da superfície do substrato.
Pelos parâmetros de utilizados durante os processos de fabricação deveríamos ter
um valor próximo de 151 nm (amostra 3) ou 152 nm (amostra 1) de silício amorfo depositado
sobre o filme fino de nitreto de titânio (espessura proporcionalmente pequena). Observamos
que os valores obtidos nas medidas são próximos dos esperados. Na amostra 3 por exemplo,
obtivemos com uma das medidas um valor de 137±1 nm.
55
4.1.2 ESPECTROSCOPIA RAMAN
Para avaliar a formação de TiN foi feita uma espectroscopia Raman. O espectro
resultante é apresentado na figura 27. Como a penetração do laser do equipamento é de cerca
de 700 nm e o filme de TiN deve medir poucos nanômetros, um forte pico de silício está
presente. Ao aproximar a região circulada, é possível ver os modos TA e LA característicos de
TiN em 232 cm-1 e 301 cm-1, respectivamente (SPENGLER; KAISER, 1976; CHENG, et al.,
2002). O pico a 430 cm-1 pode ser atribuído ao SiO2 fino entre o substrato de Si e o filme de
TiN (LEONHARDT, 2016).
Figura 27 - Espectro Raman completo e detalhes dos modos TA e LA da camada de TiN, bem como o SiO2
entre o Si e o TiN.
Portanto, o espectro Raman da figura 27 mostra que nosso processo de nitretação
por plasma ECR de camada ultra-fina de Ti forma filmes de TiN.
56
4.1.3 MICROSCOPIA ELETRÔNICA DE VARREDURA SEM/FIB
Também pensando em medir a espessura dos filmes utilizamos agora um
equipamento de Feixe de Íons Focalizados (FIB), disponível no CCS, apresentado na figura 28.
Figura 28 - Equipamento de Feixe de Íons Focalizados GaFIB FEI NOVA 200 NanoLab.
As espessuras dos filmes foram avaliadas usando cortes nas amostras, através da
microscopia eletrônica de varredura SEM/FIB, dos capacitores com 10 Å e 20 Å iniciais de Ti,
antes e após os tratamentos térmicos, e estão apresentadas na tabela 4. Uma camada de cobertura
de platina (Pt) é usada para fornecer um corte transversal mais limpo.
Pode-se avaliar que a camada de TiN ainda está presente após o recozimento em
600 ° C e em 1000 ° C, indicando certa estabilidade térmica. Pode-se observar que a espessura
do filme de TiN diminui aproximadamente 6 nm após os tratamentos térmicos para os casos e
que foi depositado 20 Å de Ti, variando de valores inicias de aproximadamente 16 nm para
valores de aproximadamente 10 nm. Já para os casos com deposição de 10 Å de Ti, os valores
de TiN mudaram de valores compreendidos entre de 8 nm e 9 nm para valores por volta de 5
nm e 4 nm.
57
Os valores mais baixos de espessura dos filmes de TiN são especialmente desejáveis
para a fabricação de dispositivos 3D atuais. Entretanto a razão da redução da espessura ainda
não foi avaliada e deve ser mais estudada mais adiante.
Novamente, as análises de espectroscopia Raman indicam que o nosso processo de
nitretação por plasma ECR de camada ultra-fina de Ti forma filmes de TiN. Além disso,
indicam que os filmes de TiN são estáveis termicamente para processos em 600 °C e 1000 °C.
Estas características permitem que os nossos filmes sejam usados, tanto para tecnologia gate
first, quanto para gate last.
58
Tabela 4 – Medidas dos filmes de TiN e silício amorfo nas amostras de capacitores.
Ti depositado = 20 Å Ti depositado = 10 Å
59
4.2 MEDIDAS ELÉTRICAS E PARÂMETROS
Com os capacitores finalizados, levamos as amostras para recozimento térmico em
forno com o objetivo de melhorar contatos, tentando minimizar perdas através de correntes
fuga, por exemplo, para conseguir um melhor funcionamento dos dispositivos. Utilizamos os
seguintes parâmetros:
i. Gás: forming gas (gás verde).
ii. Taxa: 1 litro/minuto.
iii. Temperatura: 450 °C.
iv. Tempo: variável.
As figuras 29, 30 e 31 apresentam as curvas CxV para os capacitores formados com
Poli-Si n+/TiN/SiO2, NiSi/TiN/SiO2 e Al/TiN/SiOxNy, respectivamente. Os capacitores foram
medidos para obter suas características de tensão e capacitância usando um Semiconductor
Parameter Analyzer da HP e um CV Analyzer da KEITHLEY para os dois primeiros casos, e
um analisador Keithley 4200 SCS e um MultiFrequency 4210CVU para o terceiro caso.
As curvas CxV apresentam os valores medidos juntamente com as curvas de alta
frequência simuladas e usadas para a extração dos parâmetros chave, como a tensão de banda
plana (VFB) e função trabalho (WF).
Figura 29 - Caracterização CxV dos capacitores fabricados com eletrodos de Poli-Si n+/TiN/SiO2.
60
Figura 30 - Caracterização CxV dos capacitores fabricados com eletrodos de NiSi/TiN/SiO2.
Figura 31 - Caracterização CxV dos capacitores fabricados com eletrodos de Al/TiN/SiOxNy.
Os eletrodos de TiN fabricados a partir da evaporação de 20 Å de Ti não apresentam
características típicas de CxV. Os melhores resultados foram obtidos das amostras com 10 Å
de camada de Titânio evaporada. Essa questão deve ser ainda melhor estudada, mas um possível
fator relevante para o caso pode ser o total consumo do titânio na etapa de nitretação e formação
de TiN para as amostras com 10 Å de Ti, enquanto que para as amostras com 20 Å de Ti isso
não deve ter ocorrido. Lembrando que os parâmetros da etapa de nitretação utilizados foram os
mesmos para os dois casos. Possivelmente um ajuste dessa etapa resolva o problema para as
amostras com 20 Å de Ti.
61
Para os casos com 10 Å de Ti uma comprovação do total consumo do Ti na
formação de TiN pode ser feita através dos valores de função trabalho (WF) obtidos para os
três diferentes tipos de eletrodos, variando entre 4,4 eV e 4,6 eV, conforme figura 32.
Figura 32 - Função trabalho do metal e tensão de banda plana para diferentes valores de recozimento com gás
verde.
O titânio apresenta função trabalho em torno de 3,9 eV e 4 eV, enquanto o nitreto
de titânio varia de 4,14 eV a 5,3 eV, conforme a literatura (POLISHCHUK, et al., 2001;
LUJAN, et al., 2002; LIU, et al., 2006; LIMA, et al., 2013). Dessa maneira observa-se que os
valores obtidos estão de acordo com os teóricos para o TiN.
As tensões de banda plana (VFB) variaram de -0,39 V a -0,59 V. O gráfico
embutido apresenta as características de CxV sobrepostas dos capacitores, onde a estabilidade
dos parâmetros pode ser observada. Acredita-se que a estabilidade da função trabalho seja
devida a um filme muito denso de titânio evaporado por feixe de elétrons, usado na nitretação
com plasma ECR para formação de TiN.
Medidas de resistividade indicaram valores na ordem de 105 μΩ.cm. nos filmes de
TiN formados a partir de 10Å de titânio evaporado, e esta resistividade bastante baixa é
indicativa de um filme de alta densidade. O valor também se apresenta bem inferior aos
400 μΩ.cm esperados para os metais refratários (CHOU; YU; HUANG,2001; GARCIA, 2014;
LIMA, 2011).
O TiN depositado por pulverização catódica reativa possui densidade mais baixa, o
que pode levar ao aumento da difusão do alumínio, causando deslocamento da função trabalho
(WANG, 2011; LIMA, 2014).
62
Portanto, nossos filmes de TiN:
São ultrafinos (observados através das análises SEM);
São estáveis termicamente;
Podem ser usados, tanto para tecnologias gate first, quanto para gate last;
Apresentam valores de função trabalho para tecnologia CMOS;
Para aplicá-los em transistores 3D o tipo FinFET, necessitam ter boa cobertura
de degrau envolvendo a porta MOS com mesma espessura, resultando em uma
estrutura “conformal”.
63
4.3 CONTRIBUIÇÃO PARA FABRICAÇÃO DE FinFETs
Com os resultados obtidos, esse mesmo processo de obtenção de nitreto de titânio
foi utilizado em um projeto de autoria de Alessandra Leonhardt. O TiN foi usado em conjunto
com o oxinitreto de silício e alumínio na fabricação de FinFETs, resultando em uma dissertação
de mestrado e em um artigo científico (LEONHARDT, 2016; LEONHARDT, et al., 2016).
A figura 33 apresenta o FinFET fabricado utilizando o nitreto de titânio
desenvolvido nesse trabalho (LEONHARDT, et al., 2016). Nota importante: o TiN usado é
conformal (com boa cobertura de degrau) sobre a porta MOS tridimensional e sobre múltiplos
nanofios (“Fins”) de Si (figura 33).
Figura 33 - FinFET fabricado utilizando TiN deste trabalho (LEONHARDT, et al., 2016).
A função trabalho do nitreto de titânio utilizado no FinFET apresentou valor de 4,54
eV (LEONHARDT, et al., 2016). Valor esse dentro da faixa teórica esperada de 4,14 eV a 5,3
eV (POLISHCHUK, et al., 2001; LUJAN, et al., 2002; LIU, et al., 2006; LIMA, et al., 2013).
Alguns dos resultados estão presentes nas figuras 34 e 35, com as curvas IDSxVDS e
IDSxVGS, respectivamente. A primeira imagem mostra o dispositivo funcionando como um
transistor nMOS, com a porta controlando a corrente de dreno (IDS). Já na segunda imagem,
observa-se as regiões de corte e condução do dispositivo. A extrapolação da região linear do
gráfico resultou em um valor de tensão de limiar de condução (VTH) de – 0,07 V
(LEONHARDT, et al., 2016). Como os dispositivos estão funcionando, isso indica que os
nossos filmes de TiN podem ser usados em transistores 3D do tipo FinFETs, sobre múltiplos
nanofios de Si.
64
Figura 34 - Curvas IDSxVDS do FinFET com
SiON/TiN (LEONHARDT, et al., 2016).
Figura 35 - Curvas IDSxVGS do FinFET com SiON/TiN
(LEONHARDT, et al., 2016).
65
5 CONCLUSÕES
Conseguimos com esse trabalho obter filmes ultrafinos de nitreto de titânio, com
espessuras finais inferiores a 10 nm, muito importante para a sua utilização nas tecnologias
atuais. O método utilizado, que consiste na evaporação de Ti por de feixe de elétrons seguido
da nitretação por plasma ECR é inovador e não encontrado na literatura.
Com a análise de espectroscopia Raman, conseguimos indicar a presença do filme
de nitreto de titânio nas amostras, com picos nos modos TA e LA em 232 cm-1 e 301 cm-1,
respectivamente, correspondentes ao TiN (SPENGLER; KAISER, 1976; CHENG, et al., 2002).
Utilizando a análise de microscopia eletrônica de varredura SEM/FIB, verificamos
que os filmes de TiN apresentaram uma pequena variação de espessura após exposição à altas
temperaturas, mas apresentaram em todos os casos conformidade física se mantendo com
espessuras inferiores a 10 nm.
Por ter apresentado estabilidade térmica em altas temperaturas (600 °C e 1000 °C)
o filme de nitreto de titânio fabricado pode ser utilizado em métodos de fabricação do tipo gate
first, que por serem mais simples em relação aos do tipo replacement gate, facilitam a utilização
em trabalhos futuros.
Com relação às caracterizações elétricas, conseguimos obter valores de função
trabalho entre 4.4 eV e 4.6 eV para o TiN e que estão em conformidade com os valores
utilizados na tecnologia atual (CHAU, et al., 2004; ROBERTSON; WALLACE, 2015).
A estabilidade dos parâmetros após tratamentos térmicos é essencial para a
confiabilidade do dispositivo, e foi apresentada para filmes de TiN, e avaliada para três
diferentes eletrodos CMOS e também no uso de FinFETs.
66
5.1 CONTRIBUIÇÃO CIENTÍFICA
APRESENTAÇÃO EM CONFERÊNCIA:
Carlos V. Carnio, Alessandra Leonhardt, Audrey R. Silva, Frederico H. Cioldin, Ioshiaki Doi,
Leandro T. Manera and José A. Diniz. TiN gate electrodes fabrication by Ti e-beam
evaporation and ECR plasma nitridation. 25th Materials for Advanced Metallization
(MAM), 2016.
SUBMISSÃO ARTIGO:
Carlos V. Carnio, Alessandra Leonhardt, Audrey R. Silva, Frederico H. Cioldin, Ioshiaki Doi,
Leandro T. Manera and José A. Diniz. TiN gate electrodes fabrication by Ti e-beam
evaporation and ECR plasma nitridation. Microelectronic Engineering. Proceedings of the
25th Materials for Advanced Metallization, 2016 (Submitted).
CITAÇÃO COMO REFERÊNCIA EM ARTIGO:
Alessandra Leonhardt, Marcos Vinicius Puydinger dos Santos, José Alexandre
Diniz, and Leandro Tiago Manera. Ga+ focused ion beam lithography as a viable alternative
for multiple fin field effect transistor prototyping. Journal of Vacuum Science & Technology
B 34, 06KA03, 2016.
5.2 TRABALHOS FUTUROS
Até o presente momento fabricamos capacitores CMOS com dois diferentes tipos
de dielétricos (SiO2 e SiOxNy) e três diferentes tipos de eletrodos (Poli-Si n+, NiSi e Al).
Pretende-se dar continuidade ao trabalho utilizando esses eletrodos na elaboração de
capacitores MOS, transistores MOS, planar e 3D, buscando otimização dos processos e
verificação dos limites mínimos de espessuras.
67
REFERÊNCIAS BIBLIOGRÁFICAS
AJA INTERNATIONAL, INC. What is sputtering? Disponível em:
<http://www.ajaint.com/whatis.htm>. Acesso em: 15 jul. 2018.
AUTH, C.; ALIYARUKUNJU, A.; ASORO, M.; BERGSTROM, D.; BHAGWAT, V.;
BIRDSALL, J.; BISNIK, N.; BUEHLER, M.; CHIKARMANE, V.; DING, G.; FU, Q.;
GOMEZ, H.; HAN, W.; HANKEN, D.; HARAN, M.; HATTENDORF, M.; HEUSSNER, R.;
HIRAMATSU, H.; HO, B.; JALOVIAR, S.; JIN, I.; JOSHI, S.; KIRBY, S.; KOSARAJU, S.;
KOTHARI, H.; LEATHERMAN, G.; LEE, K.; LEIB, J.; MADHAVAN, A.; MARLA, K.;
MEYER, H.; MULE, T.; PARKER, C.; PARTHASARATHY, S.; PELTO, C.; PIPES, L.;
POST, I.; PRINCE, M.; RAHMAN, A.; RAJAMANI, S.; SAHA, A.; SANTOS, J. D.;
SHARMA, M.; SHARMA, V.; SHIN, J.; SINHA, P.; SMITH, P.; SPRINKLE, M.; AMOUR,
A. S.; STAUS, C.; SURI, R.; TOWNER, D.; TRIPATHI, A.; TURA, A.; WARD, C.; YEOH,
A. A 10nm High Performance and Low-Power CMOS Technology Featuring 3rd
Generation FinFET Transistors, Self-Aligned Quad Patterning, Contact over Active Gate
and Cobalt Local Interconnects. In IEEE International Electron Devices Meeting (IEDM17),
pg.673-676, 2017.
CHAU, R.; DOCZY, M.; DOYLE, B.; DATTA, S.; DEWEY, G.; KAVALIEROS, J.; JIN, B.;
METZ, M.; MAJUMDAR, A.; Radosavljevic, M. Solid-State and Integrated Circuits
Technology, 2004. Proceedings. 7th International Conference on, Vol. 1 (2004) pp. 26-30.
CHAU R. et al. Benchmarking Nanotechnology for High Performance and Low-Power
Logic Transistor Applications. 2005. IEEE T. Nanotech., Vol. 4, n° 2. 2005.
CHENG, Y. H.; TAY, B. K.; LAU, S. P.; KUPFER, H.; RICHTER, F. Journal of Applied
Physics 92, 2002.
CHOI, C.; AHN, J.; CHOI, R. Suppressed Thermally Induced Flatband Voltage
Instabilities with Binary Noble Metal Gated Metal–Oxide–Semiconductor Capacitors.
Japanese Journal of Applied Physics 51, 2012.
68
CHOU, W. J.; YU, G.P.; HUANG, J. H. Surface and Coatings Technology 140, 206, 2001.
CIOLDIN, F. H.; LIMA, L. P. B.; DOI, I.; DINIZ, J. A.; GODOY FILHO, J.; ZAMBOTTI, E.
A. Investi-gation of Thermal Stability of Titanium Nitride Using a RTA Process. ECS
Transactions, 49. The Electrochemical Society, 2012.
CNI. Sputtering Theory. KOREA. Disponível em: <http://www.core-int.co.kr/en/m33.php>.
Acesso em: 05 jul. 2018.
CRYSTEC TECHNOLOGY TRADING GMBH. Low Pressure Chemical Vapor Deposition
- Technology and Equipment. Disponível em: <https://www.crystec.com/klllpcvde.htm>.
Acesso em: 18 jul. 2018a.
CRYSTEC TECHNOLOGY TRADING GMBH. Plasma Enhanced Chemical Vapor
Deposition – Technology and Equipment. Disponível em:
<https://www.crystec.com/tridepe.htm>. Acesso em: 18 jul. 2018b.
DION, C.A. D.; TAVARES, J.R. Photo-Initiated Chemical Vapour Deposition as a Scalable
Particle Functionalization Technology (A Practical Review). Powder Technology, v. 239,
p. 484, 2013.
ELSTNER, F.; EHRLICH, A.; GIEGENGACK, H.; KUPFER, H.; RICHTER, F. Structure
and properties of titanium nitride thin films deposited at low temperatures using direct
current magnetron sputtering. Journal of Vacuum Science & Technology A, v. 12, p. 476-
486, 1994.
FILLOT, F.; MORELA, T.; MINORET, S.; MATKO, I.; MAÎTREJEAN, S.; GUILLAUMOT,
B.; CHENEVIER, B.; BILLON, T. Investigations of titanium nitride as metal gate material,
elaborated by metal organic atomic layer deposition using TDMAT and NH3.
Microelectronic Engineering, v. 82, p. 248–253, 2005.
FONSECA, L. R. C.; KNIZHNIK, A. A. Physics Review B. 74 195304. 2006.
69
GARCIA, A. S. Formação e caracterização de camadas de TiN para eletrodos metálicos
de porta de capacitores MOS. 2014. 68 f. Dissertação (mestrado) - Universidade Estadual de
Campinas, Faculdade de Engenharia Elétrica e de Computação, Campinas, SP.
GEORGE, S. M. Atomic Layer Deposition: An Overview. Chem. p. 111–131, 2010.
GROVE, A. S. Physics and technology of semiconductor devices. Wiley, 1967.
HENKEL, C.; ABERMANN, S.; BETHGE, O.; KLANG, P.; BERTAGNOLLI, E. Proc. 10th
International Conference of Ult. Integ. Of Sil. ULIS, p. 197-200, 2009.
HEO, S. C.; CHOI, C. Plasma atomic layer deposited TiN metal gate for three dimensional
device applications: Deposition temperature, capping metal and post annealing.
Microelec-tronic Engineering 94, 2012.
INTEL. 22nm Announcement Presentation. 2011. Disponível em:
<http://download.intel.com/newsroom/kits/22nm/pdfs/22nm-
Announcement_Presentation.pdf>. Acesso em: 15 jul. 2018.
ITRS. International Technology for Roadmap Semiconductors – Executive Summary. San
Jose, CA: Semiconductor Industry Association, 2009.
JOHNSON, R. W.; HULTQVIST, A.; BENT, S. F. A brief review of atomic layer deposition:
from fundamentals to applications. Materials Today, v. 17, n. 5, p. 236-246, jun. 2014.
KERBER, A; CARTIER, E. A. Reliability Challenges for CMOS Technology
Qualifications With Hafnium OxideTitanium Nitride Gate Stacks. IEEE
TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY, [S.l.], v. 9, n. 2, p. 147-
162, jun. 2009.
KESAPRAGADA, S.; WANG, R.; LIU, D.; LIU, G.; XIE, Z.; GE, Z.; YANG, H.; LEI, Y.;
LU, X.; TANG, X.; LEI, J.; ALLEN, M.; GANDIKOTA, S.; MORAES, K.; HUNG, S.;
YOSHIDA, N.; CHANG, C. High-k / Metal Gate Stacks in Gate First and Replacement
Gate Schemes. IEEE/SEMI Advanced Semiconductor Manufacturing Conference (ASMC).
Applied Materials, San Francisco, p 256-259, jul. 2010.
70
KNOOPS, H. C. M.; BRAEKEN, E. M. J.; DE PEUTER, K.; POTTS, S. E.; HAUKKA, S.;
PORE, V.; KESSELS, W. M. M. Atomic Layer Deposition of Silicon Nitride from Bis(tert-
butylamino)silane and N2 Plasma. ACS Applied Materials & Interfaces. p 19857–19862,
2015.
KUHLMANN, A. V.; DESHPANDE, V.; CAMENZIND, L. C.; ZUMBÜHL, D. M.;
FUHRER, A. Ambipolar quantum dots in undoped silicon fin field-effect transistors.
Mesoscale and Nanoscale Physics (cond-mat.mes-hall), Cornell University Library,
arXiv:1807.04121v1, 2018.
KUHN, K. J. CMOS Transistor Scaling Past 32nm and Implications on Variation.
IEEE/SEMI Advanced Semiconductor Manufacturing Conference (ASMC). p 241-246, 2010.
LANGEREIS, E.; KNOOPS, H. C. M.; MACKUS, A. J. M.; ROOZEBOOM, F.; VAN DE
SANDEN, M. C. M.; KESSELS, W. M. M. Synthesis and characterization of low-resistivity
TaNx films by remote plasma atomic layer deposition. Journal of Applied Physics. 102 (8):
083517, 2007.
LAU, K. K. S.; CAULFIELD, J. A.; GLEASON, K. K. Structure and Morphology of
Fluorocarbon Films Grown by Hot Filament Chemical Vapor Deposition. Chemistry of
Materials, v. 12 (10), p. 3032–3037, 2000.
LEE, S. H.; CHOI, R.; CHOI, C. Effects of composition and thickness of TiN metal gate on
the equivalent oxide thickness and flat-band voltage in metal oxide semiconductor devices.
Microelectronic Engineering, 109, p 160-162, 2013.
LEONHARDT, Alessandra. FinFET prototype fabrication using alternative methods =
Fabricação de protótipos de FinFETs usando métodos alternativos. 2016. 122 p.
Dissertação (Mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia
Elétrica e de Computação, Campinas, 2016.
LEONHARDT, A.; SANTOS, M. V. P. DOS; DINIZ, J. A.; MANERA, L. T. Ga+ focused ion
beam lithography as a viable alternative for multiple fin field effect transistor
prototyping. Journal of Vacuum Science & Technology B 34, 06KA03, 2016.
71
LIMA, L. P. B.; DEKKERS, H. F. W.; LISONI, J. G.; DINIZ, J. A.; VAN ELSHOCHT, S.; DE
GENDT, S. Journal of Applied Physics 115, 074504 (2014).
LIMA, L. P. B. Desenvolvimento de processos de eletrodos de porta (TaN e TiN) para
dispositivos MOS. Dissertação (Mestrado) – Universidade Estadual de Campinas, Faculdade
de Engenharia Elétrica e de Computação, Campinas, 2011.
LIMA, L. P. B.; DINIZ, J. A.; RADTKE, C.; DOS SANTOS, M. V. P.; DOI, I.; GODOY FO,
J. Journal of Vacuum Science & Technology B 31, 052202, 2013.
LIMA, L. P. B. METAL GATE WORK FUNCTION ENGINEERING FOR FUTURE
CMOS TECHNOLOGY NODES. 2015. 172 p. Tese (Doutorado) – Universidade Estadual
de Campinas, Faculdade de Engenharia Elétrica e de Computação, Campinas e Universidade
Católica de Leuven, Leuven, 2015.
LIU, Y.; KIJIMA, S.; SUGIMATA, E.; MASAHARA, M.; ENDO, K.; MATSUKAWA, T.;
ISHII, K.; SAKAMOTO, K.; SEKIGAWA, T.; YAMAUCHI, H.; TAKANASHI, Y.; SUZUKI,
E. IEEE Trans-actions on Nanotechnology 5, 723, 2006.
LUJAN, G.; SCHRAM, T.; PANTISANO, L.; HOOKER, J.; KUBICEK, S.; ROHR, E.;
SCHUHMACHER, J.; KILPELA, O.; SPREY, H.; De GENDT, S.; De MEYER, K. in Solid-
State Device Research Conference. Proceeding of the 32nd European, p. 583-586, 2002.
MACK, CHRIS A. Fifty Years of Moore’s Law. IEEE TRANSACTIONS ON
SEMICONDUCTOR MANUFACTURING, [S.l.], v. 24, n. 2, p. 202-207, maio. 2011.
MANCHANDA, L.; GURVITCH, M. Yttrium Oxide/Silicon Dioxide: A New Dielectric
Structure for VLSI/ULSI Circuits. IEEE ELECTRON DEVICE LETTERS, [S.l.], v. 9, n. 4, p.
180-182, abr. 1988.
OXFORD INSTRUMENTS. Atomic Layer Deposition (ALD). Disponível em:
<http://www.oxford-instruments.com/products/etching-deposition-and-growth/plasma-etch-
deposition/atomic-layer-deposition>. Acesso em: 10 jul. 2018.
72
PARK, Jong-Hee; SUDARSHAN, T.S.; Chemical Vapor Deposition. ASM International,
2001.
PATSALAS, P.; LOGOTHETIDIS, S. Optical, electronic, and transport properties of
nanocrystalline titanium nitride thin films. Journal of Applied Physics, v. 90, n. 9, p. 4725-
4734, 2001.
POLISHCHUK, I.; RANADE, P.; KING, T.-J.; HU, C. IEEE Electron Device Letters 22, 444,
2001.
PONON, N. K.; APPLEBY, D. J. R.; ARAC, E.; KING, P. J.; GANTI, S.; KWA, K. S. K.;
O'NEILL, A. Effect of deposition conditions and post deposition anneal on reactively
sputtered titanium nitride thin films. Thin Solid Films, v. 578, p. 31-37, 2015.
POTTS, S.E.; KESSELS, W.M.M. Energy-enhanced atomic layer deposition for more
process and precursor versatility. Coordination Chemistry Reviews, p 3254 – 3270, 2013.
RAHTU, A. Atomic Layer Deposition of High Permittivity Oxides: Film Growth and In
Situ Studies. 2002. 69 p. Tese (Doutorado) – University of Helsinki, Helsinki, 2002.
RAJPUT, R.; GUPTA, R.; GUPTA, R. K.; KHOSLA, A.; VAID, R. Fabrication and
characterization of n-Si/SiON/metal gate structurefor future MOS technology.
Microsystem Technologies, p. 1-7, 2018.
ROBERTSON, J.; WALLACE, R. M. Materials Science and Engineering: R: Reports 88, 1,
2015.
SAHA, Naresh C.; TOMPKINS, Hadand G. Titanium nitride oxidation chemistry: An x-ray
photoelectron spectroscopy study. Motorola, Inc., Semiconductor Analytical
Laboratory, 2200 West Broadway Road, Mesa, Arizona 85202, p. 3072-3079, jun. 1992.
SAMATERIALS. What is sputtering? 2015. Stanford Advanced Materials. Trusted Material
Supplier and Business Partner. Disponível em:
<https://samaterials.wordpress.com/2015/10/28/what-is-sputtering/>. Acesso em: 04 jul. 2018.
73
SANTOS, M. V. P. dos. Desenvolvimento de processos de obtenção nanofios de silício para
dispositivos MOS 3D utilizando feixe de íons focalizados e litografia por feixe de elétrons.
2013. 92 p. Dissertação (Mestrado) – Universidade Estadual de Campinas, Faculdade de
Engenharia Elétrica e de Computação, Campinas, São Paulo, 2013.
SCHROPP, R.E.I.; STANNOWSKI, B.; BROCKHOFF, A.M.; VAN VEENENDAAL,
P.A.T.T.; RATH, J.K. Hot wire CVD of heterogeneous and polycrystalline silicon
semiconducting thin films for application in thin film transistors and solar cells. Materials
Physics and Mechanics, p. 73–82, 2000.
SIMMLER, W. Silicon Compounds, Inorganic. Ullmann's Encyclopedia of Industrial
Chemistry, Weinheim: Wiley-VCH, 2005.
SINGANAMALLA, S.; YU, H. Y.; DAELE, V.; KUBICEK, S.; DE MEYER, K. Effective
Work-Function Modulation by Aluminum-Ion Implantation for Metal-Gate Technology
(Poly-Si/TiN/SiO2). IEEE Electron Device Letters, v. 28, n. 12, dez. 2007.
SPENGLER, W.; KAISER, R. Solid State Communications 18, 881, 1976.
SZE, S. M.; NG, K. K. Physics of semiconductor devices. John wiley & sons, 1969.
SWART, J. W. “Evolução da Microeletrônica, Regras de Escalamento e limites”, apresentação
(aula), 2013. Disponível em <www.ccs.unicamp.br>.
SWART, J. W. “Junções em Semicondutores”. Apresentação (aula). Materiais Elétricos –
Cap.10. Disponível em < https://www.ccs.unicamp.br/cursos/ee941/download/cap04.pdf>.
Acesso em: 20 jul. 2018.
TAVARES, J.; SWANSON, E.J.; COULOMBE, S. Plasma Synthesis of Coated Metal
Nanoparticles with Surface Properties Tailored for Dispersion. Plasma Processes and
Polymers, v. 5 (8), p. 759–769, 2008.
TSIVIDIS, Y. Operation and modeling of the MOS transistor. Blacklick, Ohio,
USA, 1987.
74
VAZIRI, M. R. R.; HAJIESMAEILBAIGI, F.; MALEKI, M. H. Microscopic description of
the thermalization process during pulsed laser deposition of aluminium in the presence of
argon background gas. Journal of Physics D: Applied Physics, v. 43, n. 42, 2010.
VAZIRI, M. R. R.; HAJIESMAEILBAIGI, F.; MALEKI, M. H. Monte Carlo simulation of
the subsurface growth mode during pulsed laser deposition. Journal of Applied Physics, v.
110, 2011.
WANG, X.-R.; JIANG, Y.-L.; XIE, Q.; DETAVERNIER, C.; RU, G.-P.; QU, X.-P.; LI, B.-Z.
Microelectronic Engineering 88, 573 (2011), the 2010 International workshop on Materials for
Advanced Metallization - MAM 2010.
WESTLINDER, J.; SCHRAM, T.; PANTISANO, L.; CARTIER, E.; KERBER, A.; LUJAN,
G. S.; OLSSON, J.; GROESENEKEN, G. On the thermal stability of atomic layer deposited
TiN as gate electrode in MOS devices. IEEE Electron Device Letters, v. 24, n. 9, 2003.
WOLF, H.; STREITER, R.; FRIEDEMANN, M.; BELSKY, P.; BAKAEVA, O.; LETZ, T.;
GESSNER, T. Microelect. Eng. 2009.
