Test en ligne ELE 6306 Test de systèmes électronique Cyprien Dumortier Jean-Marc...

Click here to load reader

  • date post

    04-Apr-2015
  • Category

    Documents

  • view

    107
  • download

    1

Embed Size (px)

Transcript of Test en ligne ELE 6306 Test de systèmes électronique Cyprien Dumortier Jean-Marc...

  • Page 1
  • Test en ligne ELE 6306 Test de systmes lectronique Cyprien Dumortier Jean-Marc DeHaene Cyprien Dumortier Jean-Marc DeHaene
  • Page 2
  • Plan Principes du test en ligne Paramtres de conception Paramtres de conception Test vrification automatique (Self-Checking) Test vrification automatique (Self-Checking) BIST en ligne BIST en ligne Test en ligne des FPGA Structure interne dun FPGA Structure interne dun FPGA Problmatique du test des FPGAs Problmatique du test des FPGAs Mthode de BIST en ligne : Roving STARs Mthode de BIST en ligne : Roving STARs
  • Page 3
  • A Principes du test en ligne 1 Paramtres de conception
  • Page 4
  • 1 Paramtres de conception Types derreurs : PermanentsIntermittentsTransitoires
  • Page 5
  • 1 Paramtres de conception Paramtres de conception du test en ligne : Taux de couverture des erreurs Latence des erreurs Redondance en espace Redondance en temps
  • Page 6
  • 1 Paramtres de conception Les types de tests en ligne Test en ligne ConcurrentNon Concurrent CPUMmoireI/OLogiqueWatchdogDonne
  • Page 7
  • 2 Test vrification automatique Self-Checking A Principes du test en ligne
  • Page 8
  • 2 Test vrification automatique Self-checking Deux Techniques : DuplicationInversion
  • Page 9
  • 2 Test vrification automatique Self-checking A - Duplication : CUTCUT' Comparateur Erreur X Y Augmented CUT
  • Page 10
  • 2 Test vrification automatique Self-checking B - Inversion : CUT INV (CUT) Comparateur Erreur X Y Augmented CUT
  • Page 11
  • 2 Test vrification automatique Self-checking C - Comparaison : Version RessourcesVitessesPnalit Slices Buffer 3 tats Cycle Frquence Max Surface Addition. Cycle Addition. Original137400750 MHz-- Duplication166706935 MHz21.2 %28.6 % Inversion 115875495 MHz15.3 %28.6 % Inversion 21617701335 MHz17.5 %85.7 %
  • Page 12
  • 3 Built-In Self-Test en ligne A Principes du test en ligne
  • Page 13
  • 3 BIST en ligne UBIST Implantation : Circuit sous test CUT Contrleur ATPG RM X Y Erreur Mux S
  • Page 14
  • 3 BIST en ligne UBIST Fonctionnement : PP n clocks m clocks Fct. normal Test Temps
  • Page 15
  • B Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problmatique du test des FPGAs Mthodes de test Mthodes de test 3- Mthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Test des interconnexions Test des interconnexions Rotation des aires de test Rotation des aires de test
  • Page 16
  • B Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problmatique du test des FPGAs Mthodes de test Mthodes de test 3- Mthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test
  • Page 17
  • 1- Structure interne dun FPGA Blocks logiques programmables (PLB - CLB) Architecture du PLB : Configurations multiples
  • Page 18
  • Blocks logiques programmables (PLB -CLB ) Ressources de routage Fils locaux ou globaux Points dinterconnexion configurables (CIP) 1- Structure interne dun FPGA
  • Page 19
  • B Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problmatique du test des FPGAs Mthodes de test Mthodes de test 3- Mthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test
  • Page 20
  • 2- Problmatique du test des FPGAs Tester PLBs interconnections mmoire de programmation FPGA mm : 8m ports E/S et m 2 PLBs manque de ports pour commander et observer les PLBs manque de ports pour commander et observer les PLBs Temps de reconfiguration > temps de test (temps dapplication des vecteurs) minimiser les reconfigurations minimiser les reconfigurations
  • Page 21
  • Le test des FPGAs
  • Page 22
  • B Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problmatique du test des FPGAs Mthodes de test Mthodes de test 3- Mthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test
  • Page 23
  • 3- Le BIST en ligne : "Roving STARs" Principe du Roving STARs : STAR = Self Testing ARea Dcoupage du FPGA en 2 zones : Une zone de test (STAR) Une zone de travail Deux STARs : Horizontale Verticale + diagnostique + test des interconnections globales - surcot matriel Test assur par un balayage des STARs
  • Page 24
  • Environnement du "Roving STARs" Priphriques de test : Microprocesseur : CTRE (Contrleur de Test et de REconfiguration) Mmoire de configurations Spcificit du FPGA : Boundary Scan (JTAG) RTR (Reconfiguration en Temps Rel)
  • Page 25
  • B Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problmatique du test des FPGAs Mthodes de test Mthodes de test 3- Mthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test
  • Page 26
  • "Roving STARs" : test des PLBs 1 STAR active la fois Dcomposition en structures de BIST indpendantes : BISTERs BISTER : TPG : Exhaustif ORA : Assure la comparaison et capture toutes diffrences entre les sorties de deux BUTs
  • Page 27
  • "ROVING STARs" : test des PLBs Rotation des fonctions au sein du BISTER : Validation de tous les PLBs du BISTER Dtection de fautes multiples
  • Page 28
  • B Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problmatique du test des FPGAs Mthodes de test Mthodes de test 3- Mthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test
  • Page 29
  • "Roving STARs" : test des interconnections Comme pour les PLBs, bas sur un BIST : Configurations multiples (5) pour assurer le test de toutes les interconnexions
  • Page 30
  • B Test en ligne des FPGAs 1- Structure interne dun FPGA 2- Problmatique du test des FPGAs Mthodes de test Mthodes de test 3- Mthode de BIST en ligne : "Roving STARs" Environnement de test Environnement de test Test des PLBs Test des PLBs Tests des interconnections Tests des interconnections Rotation des aires de test Rotation des aires de test
  • Page 31
  • Mcanisme de dplacement des STARs 1- Arrt de lhorloge systme (arrt du FPGA) 2- Copie de ltat de D et E (si ils sont squentiels) 3- Configurer B et C comme D et E (fonction et interconnections) 4- Redmarrer lhorloge systme 5- Configurer les BISTERs du nouveau STAR (commencer les tests)
  • Page 32
  • CONCLUSION Techniques de base du test en ligne : Self-Checking : duplication inversion BIST : intercalage Test en ligne des FPGA "Roving STAR" = base sur des zones de test locales Test de lensemble des ressources Pas de supposition de zone sans fautes Utilisation des rsultats de test Diagnostique Tolrance aux fautes
  • Page 33
  • Test en ligne ELE 6306 Test de systmes lectronique Cyprien Dumortier Jean-Marc DeHaene Cyprien Dumortier Jean-Marc DeHaene