Test en ligne

ELE 6306

Test de systèmes électronique

Cyprien Dumortier

Jean-Marc DeHaene

Cyprien Dumortier

Jean-Marc DeHaene

PlanPlan

Principes du test en lignePrincipes du test en ligne

Paramètres de conceptionParamètres de conception

Test Test àà vérification automatique ( vérification automatique (Self-CheckingSelf-Checking))

BIST en ligne BIST en ligne

Test en ligne des FPGATest en ligne des FPGA

Structure interne d’un FPGAStructure interne d’un FPGA

Problématique du test des FPGAsProblématique du test des FPGAs

Méthode de BIST en ligne : « Roving STARs »Méthode de BIST en ligne : « Roving STARs »

A – A – Principes du testPrincipes du testen ligneen ligne

1 –– Paramètres de conception

1 –– Paramètres de conception

1 – 1 – Paramètres de conceptionParamètres de conception

Types d’erreurs :Types d’erreurs :

Permanents Permanents

IntermittentsIntermittents

TransitoiresTransitoires

1 – 1 – Paramètres de conceptionParamètres de conception

Paramètres de conception Paramètres de conception

du test en ligne :du test en ligne :

Taux de couverture des erreursTaux de couverture des erreurs

Latence des erreursLatence des erreurs

Redondance en espaceRedondance en espace

Redondance en tempsRedondance en temps

1 – 1 – Paramètres de conceptionParamètres de conception

Les types de tests en ligne Les types de tests en ligne

Test en ligne

ConcurrentNon Concurrent

CPU MémoireI/O Logique Watchdog Donnée

2 – 2 – Test Test à vérification à vérification automatiqueautomatique

Self-CheckingSelf-Checking

A – A – Principes du testPrincipes du testen ligneen ligne

2 – 2 – Test Test à vérification automatiqueà vérification automatiqueSelf-checkingSelf-checking

Deux Techniques :Deux Techniques :

DuplicationDuplication

InversionInversion

2 – 2 – Test Test à vérification automatiqueà vérification automatiqueSelf-checkingSelf-checking

A - Duplication :A - Duplication :

CUT CUT'

Comparateur

Erreur

X

Y

Augmented CUT

2 – 2 – Test Test à vérification automatiqueà vérification automatiqueSelf-checkingSelf-checking

B - Inversion :B - Inversion :

CUT

INV (CUT)

Comparateur

Erreur

X

Y

Augmented CUT

2 – 2 – Test Test à vérification automatiqueà vérification automatiqueSelf-checkingSelf-checking

C - Comparaison :C - Comparaison :

Version

Ressources Vitesses Pénalité

SlicesBuffer 3 états

CycleFréquence

MaxSurface

Addition.Cycle

Addition.

Original 137 400 7 50 MHz - -

Duplication 166 706 9 35 MHz 21.2 % 28.6 %

Inversion 1 158 754 9 5 MHz 15.3 % 28.6 %

Inversion 2 161 770 13 35 MHz 17.5 % 85.7 %

3 – Built-In Self-Test 3 – Built-In Self-Test en ligneen ligne

A – A – Principes du testPrincipes du testen ligneen ligne

3 – 3 – BIST en ligneBIST en ligneUBISTUBIST

Implantation :Implantation :

Circuit sous test

CUT

Contrôleur

ATPGRM

X Y

Erreur

MuxS

3 – 3 – BIST en ligneBIST en ligneUBISTUBIST

Fonctionnement :Fonctionnement :

P P

n clocks n clocksm clocks m clocks

Fct. normal Fct. normalTest Test

Temps

B – Test en B – Test en ligneligne des des FPGAsFPGAs

1-1- Structure interne d’un FPGAStructure interne d’un FPGA

2- Problématique du test des FPGAs2- Problématique du test des FPGAs

Méthodes de testMéthodes de test

3- Méthode de BIST en ligne : "Roving STARs"3- Méthode de BIST en ligne : "Roving STARs"

Environnement de testEnvironnement de test

Test des PLBsTest des PLBs

Test des interconnexionsTest des interconnexions

Rotation des aires de testRotation des aires de test

B – Test en ligne des B – Test en ligne des FPGAsFPGAs

1- Structure interne d’un FPGA1- Structure interne d’un FPGA

2- Problématique du test des FPGAs2- Problématique du test des FPGAs

Méthodes de testMéthodes de test

3- Méthode de BIST en ligne : "Roving STARs"3- Méthode de BIST en ligne : "Roving STARs"

Environnement de testEnvironnement de test

Test des PLBsTest des PLBs

Tests des interconnectionsTests des interconnections

Rotation des aires de testRotation des aires de test

1- Structure interne d’un FPGA1- Structure interne d’un FPGA

Blocks logiques programmables (PLB - CLB)Blocks logiques programmables (PLB - CLB)– Architecture du PLB :Architecture du PLB :

– Configurations multiplesConfigurations multiples

LUT/RAMOL

(Logique de Sortie)FFs

Blocks logiques programmables (PLB -CLB )Blocks logiques programmables (PLB -CLB )

Ressources de routage Ressources de routage – Fils locaux ou globaux Fils locaux ou globaux – Points d’interconnexion configurables (CIP)Points d’interconnexion configurables (CIP)

Bit de configuration

Fil BFil A

a) structure de CIP de base

Fil A

Fil B

b) CIP de croisement

c) CIP point d’arrêt

Fil A Fil B

sortie

d) multiplexeur CIP

1- Structure interne d’un FPGA1- Structure interne d’un FPGA

B – Test en ligne des B – Test en ligne des FPGAsFPGAs

1- Structure interne d’un FPGA1- Structure interne d’un FPGA

2- Problématique du test des FPGAs2- Problématique du test des FPGAs

Méthodes de testMéthodes de test

3- Méthode de BIST en ligne : "Roving STARs"3- Méthode de BIST en ligne : "Roving STARs"

Environnement de testEnvironnement de test

Test des PLBsTest des PLBs

Tests des interconnectionsTests des interconnections

Rotation des aires de testRotation des aires de test

2- Problématique du test des FPGAs2- Problématique du test des FPGAs

Tester PLBs – interconnections – mémoire de Tester PLBs – interconnections – mémoire de programmationprogrammation

FPGA mFPGA m×m : 8m ports E/S et m×m : 8m ports E/S et m2 2 PLBsPLBs manque de ports pour commander et manque de ports pour commander et

observer les PLBsobserver les PLBs

Temps de reconfiguration > temps de testTemps de reconfiguration > temps de test(temps d’application des (temps d’application des

vecteurs)vecteurs)

minimiser les reconfigurationsminimiser les reconfigurations

Le test des FPGAsLe test des FPGAs

Test hors fonctionnement

Test des FPGAs

Test en ligne

Test externe

Par les broches E/S Self-CheckingBIST

Par le JTAG BIST

- Sérialisation des PLBs

- Problème information sur l’implémentation du JTAG

- Approche globale

- Coût en surface- Pas de diagnostique- Pas de tolérance aux fautes

« ROVING STAR »

B – Test en ligne des B – Test en ligne des FPGAsFPGAs

1- Structure interne d’un FPGA1- Structure interne d’un FPGA

2- Problématique du test des FPGAs2- Problématique du test des FPGAs

Méthodes de testMéthodes de test

3- Méthode de BIST en ligne : "Roving STARs"3- Méthode de BIST en ligne : "Roving STARs"

Environnement de testEnvironnement de test

Test des PLBsTest des PLBs

Tests des interconnectionsTests des interconnections

Rotation des aires de testRotation des aires de test

3- Le BIST en ligne : "Roving STARs"3- Le BIST en ligne : "Roving STARs"

Principe du « Roving STARs » : Principe du « Roving STARs » : – STAR = Self Testing ARea STAR = Self Testing ARea – Découpage du FPGA en 2 zones : Découpage du FPGA en 2 zones :

Une zone de test (STAR)Une zone de test (STAR)Une zone de travailUne zone de travail

Deux STARs : Deux STARs : – Horizontale – VerticaleHorizontale – Verticale

+ diagnostique + diagnostique + test des interconnections globales+ test des interconnections globales- surcoût matériel- surcoût matériel

Test assuré par un balayage des STARsTest assuré par un balayage des STARsZ

one

de te

st

Zone de test

Zone de travail

Environnement du "Roving STARs"Environnement du "Roving STARs"

Périphériques de test : Périphériques de test : Microprocesseur : CTRE (Contrôleur de Test et de Microprocesseur : CTRE (Contrôleur de Test et de REconfiguration)REconfiguration)

Mémoire de configurationsMémoire de configurations

FPGA

Processeur de contrôle CTRE

Mémoire de configurations

Données en entrée

Données en sortie

Broches de configuration

RTR

JTAG

Spécificité du Spécificité du FPGA : FPGA :

Boundary Scan Boundary Scan (JTAG)(JTAG)

RTR RTR (Reconfiguration (Reconfiguration en Temps Réel)en Temps Réel)

B – Test en ligne des B – Test en ligne des FPGAsFPGAs

1- Structure interne d’un FPGA1- Structure interne d’un FPGA

2- Problématique du test des FPGAs2- Problématique du test des FPGAs

Méthodes de testMéthodes de test

3- Méthode de BIST en ligne : "Roving STARs"3- Méthode de BIST en ligne : "Roving STARs"

Environnement de testEnvironnement de test

Test des PLBsTest des PLBs

Tests des interconnectionsTests des interconnections

Rotation des aires de testRotation des aires de test

"Roving STARs" : test des PLBs"Roving STARs" : test des PLBs

1 STAR active à la fois1 STAR active à la fois

Décomposition en structures de Décomposition en structures de BIST indépendantes : BISTERsBIST indépendantes : BISTERs

BISTERs

BISTERs

BISTERs

BISTERs

BISTER : BISTER : TPG : ExhaustifTPG : ExhaustifORA : Assure la comparaison et capture toutes différences entre ORA : Assure la comparaison et capture toutes différences entre les sorties de deux BUTsles sorties de deux BUTs

"ROVING STARs" : test des PLBs"ROVING STARs" : test des PLBs

Rotation des fonctions au sein du BISTER : Rotation des fonctions au sein du BISTER : Validation de tous les PLBs du BISTERValidation de tous les PLBs du BISTER

Détection de fautes multiplesDétection de fautes multiples

T

T

T O

B

B

T

T

T O

B

B

T

TT

OB

B T

T T

O B

B T

T

T

O

B

B

T T

T

O

B

B

T T

T

O

B

B

1 2 3 4 5 6

B – Test en ligne des B – Test en ligne des FPGAsFPGAs

1- Structure interne d’un FPGA1- Structure interne d’un FPGA

2- Problématique du test des FPGAs2- Problématique du test des FPGAs

Méthodes de testMéthodes de test

3- Méthode de BIST en ligne : "Roving STARs"3- Méthode de BIST en ligne : "Roving STARs"

Environnement de testEnvironnement de test

Test des PLBsTest des PLBs

Tests des interconnectionsTests des interconnections

Rotation des aires de testRotation des aires de test

"Roving STARs" : test des interconnections"Roving STARs" : test des interconnections

Comme pour les PLBs, basé sur un Comme pour les PLBs, basé sur un BIST :BIST :

Configurations multiples (5) pour Configurations multiples (5) pour assurer le test de toutes les assurer le test de toutes les interconnexions interconnexions

B – Test en ligne des B – Test en ligne des FPGAsFPGAs

1- Structure interne d’un FPGA1- Structure interne d’un FPGA

2- Problématique du test des FPGAs2- Problématique du test des FPGAs

Méthodes de testMéthodes de test

3- Méthode de BIST en ligne : "Roving STARs"3- Méthode de BIST en ligne : "Roving STARs"

Environnement de testEnvironnement de test

Test des PLBsTest des PLBs

Tests des interconnectionsTests des interconnections

Rotation des aires de testRotation des aires de test

Mécanisme de déplacement des STARsMécanisme de déplacement des STARs

1- Arrêt de l’horloge système 1- Arrêt de l’horloge système (arrêt (arrêt du FPGA)du FPGA)

2- Copie de l’état de D et E 2- Copie de l’état de D et E (si ils (si ils sont séquentiels)sont séquentiels)

3- Configurer B et C comme D et E 3- Configurer B et C comme D et E (fonction et (fonction et interconnections)interconnections)

4- Redémarrer l’horloge système4- Redémarrer l’horloge système

5- Configurer les BISTERs du 5- Configurer les BISTERs du nouveau STAR nouveau STAR (commencer les (commencer les tests)tests)

CONCLUSIONCONCLUSION

Techniques de base du Techniques de base du test en lignetest en ligne : :Self-Checking : duplication – inversionSelf-Checking : duplication – inversionBIST : intercalage BIST : intercalage

Test en ligne des FPGA Test en ligne des FPGA "Roving STAR""Roving STAR" = basée sur des zones de test locales = basée sur des zones de test localesTest de l’ensemble des ressourcesTest de l’ensemble des ressources

Pas de supposition de zone sans fautesPas de supposition de zone sans fautes

Utilisation des résultats de test Utilisation des résultats de test DiagnostiqueDiagnostiqueTolérance aux fautesTolérance aux fautes

Test en ligne

ELE 6306

Test de systèmes électronique

Cyprien Dumortier

Jean-Marc DeHaene

Cyprien Dumortier

Jean-Marc DeHaene