Rapport titel - DTU Electronic Theses and...

Copenhagen University College of EngineeringDepartment of Electrical Engineering and Information TechnologyLautrupvang 152750 BallerupDenmarkTel.: +45 4480 5130Fax: +45 4480 5140www.ihk.dk

Bachelor Project for: Spring 2011070251, Tobias Wilken

RF-Driver 20-200 MHz

Synopsis:Design and implementation of an RF-Driver, which can generate 4 tones with 26 dBm power each, from 20 – 200 MHz simultaneously. The maximum allowed THD is 2%@26 dBm. The RF-Driver generates tones by the use of a DDS and amplifies the signal in a 3-step cascade of 3 amplifiers. The current RF-Driver fails to comply the requirement of an output power of 26 dBm/tone, but has an output power of 20.2 dBm/tone.

I accept that the report is available at the library of the department.

Student: Tobias Wilken Sign.: …………………………………….

Supervisor: Bjarke Gøth Sign.: …………………………………….

Company: NKT Photonics A/S

Coordinator:Hans Christian Pedersen

Sign.: …………………………………….

Ext. examiner Jens D. Andersen Sign.: …………………………………….

Indholdsfortegnelse

08-05-2023

RF-Driver

FORORD.......................................................................................................31. INDLEDNING.........................................................................................4

1.1 PROJEKTSTART..............................................................................................41.2 PROBLEMFORMULERING.................................................................................41.3 OVERORDNET TIDSPLAN.................................................................................5

2. PROBLEMANALYSE...............................................................................63. PROJEKTAFGRÆNSNING OG METODER..............................................7

3.1 VALG AF LØSNINGSMETODE............................................................................73.1.1 Tonegenerering:....................................................................................73.1.2 Microcontroller.....................................................................................73.1.3 Firmware...............................................................................................73.1.4 Anti-aliasingfilter..................................................................................83.1.5 Udgangstrin..........................................................................................9

3.2 KRAVSPECIFIKATION....................................................................................113.3 TEORI OG METODER.....................................................................................13

3.3.1 Aliasing & folding................................................................................133.3.2 Anti-aliasingfilter................................................................................143.3.3 DDS forvrængning..............................................................................153.3.4 Intermodulation..................................................................................173.3.5 Op-amp (DAC Buffer)..........................................................................173.3.6 LDMOS (Udgangstrin)........................................................................183.3.7 Forstærkerstabilitet............................................................................193.3.8 Komponenter ved høje frekvenser......................................................20

3.4 RESSOURCER..............................................................................................213.4.1 Hardware/Instrumenter......................................................................213.4.2 Software..............................................................................................21

4. PROBLEMLØSNING.............................................................................224.1 DESIGN......................................................................................................22

4.1.1 Digitalt kredsløb.................................................................................224.1.2 Firmware.............................................................................................234.1.3 DAC interfacing & anti-aliasingfilter...................................................234.1.4 Forstærkerkredsløb............................................................................244.1.5 Strømforsyning...................................................................................254.1.6 Printudlæg/Køling...............................................................................25

4.2 IMPLEMENTERING.......................................................................................274.2.1 Digitalt kredsløb.................................................................................274.2.2 Firmware.............................................................................................304.2.3 DAC interfacing og anti-aliasingfilter.................................................324.2.4 Forstærkerkredsløb............................................................................344.2.5 Strømforsyning...................................................................................49

4.3 TEST & JUSTERINGER..................................................................................524.3.1 Digitalt kredsløb.................................................................................524.3.2 Firmware.............................................................................................524.3.1 Forstærkerkredsløb............................................................................544.3.2 DAC interfacing og anti-aliasingfilter.................................................57

5. KONKLUSION......................................................................................585.1 DEN PRODUKTORIENTEREDE DEL..................................................................585.2 DEN PROCESORIENTEREDE DEL....................................................................59

LITTERATURFORTEGNELSE.....................................................................60

1

08-05-2023

RF-Driver

LISTE OVER FIGURER...............................................................................62LISTE OVER TABELLER............................................................................63BILAG........................................................................................................64BILAG 1. PROJEKTOPLÆG.......................................................................64BILAG 2. DETALJERET TIDSPLAN...........................................................65BILAG 3. TESTGUI...................................................................................66BILAG 4. DDS.C.......................................................................................67BILAG 5. S-PARAMETRE FOR MSA-0520................................................76BILAG 6. S-PARAMETRE FOR PD5706-E.................................................76BILAG 7. SKEMATIK AF RF-DRIVER (DIGITAL KREDSLØB+TRANSFORMER)...................................................................77BILAG 8. SKEMATIK AF RF-DRIVER (ANTI-ALIASING FILTER+FORSTÆRKERKREDSLØB).........................................................78BILAG 9. RF-DRIVER PRINTUDLÆG.......................................................79BILAG 10. TILLADELSE TIL COPYRIGHT MATERIALE.............................80BILAG 11. RF-DRIVER KOMPONENTLISTE..............................................81

2

08-05-2023

RF-Driver

ForordDenne rapport er skrevet som dokumentation for mit bachelorprojekt, foråret 2011.Rapporten henvender sig til elektronik ingeniører og personer med matematisk baggrund som har interesse i indholdet. Den henvender sig desuden til de optiske specialister som skal bruge RF-Driveren1 under test af systemerne.Rapporten er også et forarbejde til videre udvikling af RF-Driveren samt vedligeholdelse af denne.

Med denne rapport medfølger en CD-ROM med følgende indhold:- Source kode til µC-Firmware2

- Source Kode til TestGui3

- PDF dokument med alle dataene fra THD4 simuleringer- RFSim99 modeller af forstærkerkredsløbet + anti-aliasingfiltre- Anvendte datablade i projektet- Anvendte application notes- Denne rapport

1 RF-Driver er en enhed der kan generere grundtoner med variabel signalstyrke2 Firmware er det program der er lagt ned på µC’en3 TestGui er et program der er skrevet for nemmere at kunne teste RF-Driveren4 THD er den totale harmoniske forvrængning i forhold til en grundtone

3

08-05-2023

RF-Driver

1. Indledning

1.1 ProjektstartNKT-Photonics(NKTP) arbejder med fiberoptik og laver systemer hvori der indgår optiske filtre. Filtrene bliver brugt til at udvælge ønskede bølgelængder som et båndpasfilter, hvis karakteristik bliver bestemt af signalet på inputtet. Filtrene bliver drevet af en RF-Driver, som bliver købt af samme firma som udvikler filtrene. NKTP ønsker at udvikle deres egen RF-Driver for at reducere omkostninger ved produktionen af deres egne systemer.

1.2 ProblemformuleringDer skal designes og konstrueres en RF-Driver der kan generere 4 grundtoner fra 20 - 200 MHz. Hver grundtone skal kunne have en effekt på op til 26 dBm5 i 50 Ω6 (400 mW). Udgangstrin7: RF-Driveren skal kunne afgive en total effekt på 35 dBm i 50 Ω (3.2 W) svarene til den samlede effekt fra 8 grundtoner. RF-Driveren skal kunne kommunikere over RS4858. Se figur 1 for blokdiagram.

5 10*log(W/1mW), altså effekt i forhold til 1 mW6 Symbol for Ohm7 Den sidste forstærker i forstærkerkredsløbet8 Seriel kommunikations interface

4

DDS9911RS485

Transceiver

Anti-aliasing

Filter200 MHz

ATMEGA 1284p

UART SPI

RF-forstærker20-200 MHz

12 V 3.3 V (I/O DDS)

1.8V (DDS)

-5V (op-amp)

12/24 V (RF forstærker)24 V

5V (uC samt op-amp)

Power supply

d

08-05-2023

RF-Driver

1.3 Overordnet tidsplanMilepæls plan:

09-02-2011 Problemformulering og kravspecifikation18-03-2011 Første design færdigt30-04-2011 Endeligt design færdigt13-05-2011 Første rapport udkast færdigt23-05-2011 Verificering af endeligt design30-05-2011 Endelig rapport færdig

Se figur 2 for overblik.

Figur 2 Milepæls plan

5

Figur 1 RF-Driver blokdiagram

08-05-2023

RF-Driver

2. ProblemanalyseIndledende:Der skal designes og konstrueres en RF-Driver der kan levere den nødvendige signalkvalitet og signalstyrke til at drive et optisk filter.Alt efter hvilken optisk bølgelængde der ønskes, vælges der et filter hvis båndbredde9 breder sig over de ønskede bølgelængder. En bestemt frekvens og amplitude fra RF-Driveren svarer overens med en bestemt optisk bølgelængde og amplitude i outputtet fra det optiske filter. Det optiske filter tillader en enkelt bølgelængde at passere med 100% ved en grundtone med en effekt på 26 dBm. RF-Driveren skal kunne producere 4 grundtoner der hver har en effekt på 26 dBm.Udgangstrin:RF-Driverens udgangstrin skal kunne levere effekt fra i alt 8 grundtoner, dvs. 35 dBm.Udgangstrinnet kan være en klasse A konfiguration, klasse AB, klasse B eller en ”push-pull” konfiguration10.

Tone generering: For at generere grundtoner skal der bruges en DDS11 (Direct Digital Synthesis). Et evalueringsboard12 et indkøbt til formålet (EVAL-AD9911, Analog Devices).

Da 1 grundtone fra RF-Driveren bliver omsat til 1 bølgelængde i det optiske system, betyder det at evt. støj fra harmoniske overtoner13, aliasing og folding14 skal være reduceret så meget som muligt. Derfor skal forstærkeren være så lineær som muligt og der skal gøres brug af et anti-aliasingfilter.

9 Frekvensområde af interesse 10 Se afsnit 3.1.5 vedr. forskellige konfigurationer11 DDS er en digital kreds der kan generere toner fra samples12 Evalueringsboard er hardware der indeholder den kreds der ønskes afprøvet13 Se afsnit 3.3.414 Se afsnit 3.3.2

6

08-05-2023

RF-Driver

3. Projektafgrænsning og metoder

3.1 Valg af løsningsmetode

3.1.1 Tonegenerering:

For at kunne producere en grundtone med en bestemt frekvens skal der gøres brug af en DDS. I dette projekt er der et behov for kunne udvælge grundtoner med en fin frekvens inddeling (1kHz interval). En DDS er en tonegenerator der genererer toner ved at sample signalet fra hukommelse. Opløsningen er generelt høj(generelt fra 24-48 bit), hvilket indløser kravet om en fin inddeling af frekvenser.

3.1.2 Microcontroller

For at RF-Driveren kan fungere sammen med de andre moduler i de forskellige systemer, skal en AVR15 microcontroller (µC) fungere som kommunikationsled via RS485 mellem hovedsystemet og DDS’en. Dette vil være en fordel da de andre moduler også er baseret på AVR familien og det dermed vil være nemmere at opdatere firmware via Bootloader16. Det mindsker også udviklingstiden, da allerede eksisterende biblioteker kan anvendes til enkelte dele af firmwaren til RF-Driveren.

3.1.3 Firmware

NKTP har allerede beskrevet en protokol (Interbus) til seriel kommunikation mellem µC og hovedsystemet (Hovedcomputer i produktserien). Desuden er de respektive c-moduler i firmwaren skrevet og en gentagelse af dette er uhensigtsmæssigt. Derfor fokuseres der på kommunikationen mellem µC og DDS, da dette vil være relevant i forhold til NKTP’s videre udvikling af produktet.

15 µC familie fra Atmel med en RISC processor16 Bootloader er et program der ligger nederst i flash hukommelsen på µC’en, den kan indlæse ny firmware

7

08-05-2023

RF-Driver

3.1.4 Anti-aliasingfilter

Det ideelle filter til at løse aliasing er det elliptiske filter. Det har en

meget stejl hældning der sørger for at frekvensbåndet fra f s2

er

dæmpet ned til støjgulvet. Desværre har filterets karakteristik en ripple17 i pasbåndet der gør det mindre anvendeligt til dette projekt.

Et Chebychev type2 filter har til gengæld meget lille ripple (0.01 dB) i pasbåndet, men går også på kompromis med hældningen og

dermed dæmpningen frekvensbåndet fra f s

2.

Chebychev type1 filteret har ingen fordele frem for de to tidligere nævnte filtre, da der er ripple i pasbåndet og hældningen ikke er lige så stejl som det elliptiske filter.

Butterworth filteret har kun fordele når fasen er af betydning, men til dette projekt er det den dårligste løsning.

Anti-aliasingfilteret til dette projekt bliver Chebychev type2, fordi pasbåndet praktisk set er fladt og fordi nyquist grænsen ligger 50 MHz fra den højeste frekvens der genereres.

17 Fs er den frekvens DDS’en sampler output signalet med

8

08-05-2023

RF-Driver

3.1.5 Udgangstrin

Klasse A:Denne konfiguration er en transistor18 der er biased19 så den ligger i den lineære region. Dette betyder at den altid leder strøm og dermed ikke er særlig effektiv, til gengæld er den meget simpel og har minimal forvrængning (hvis den ikke er overstyret20). Se figur 4.

Figur 5 viser en strømkurve for en MOSET (PD57006E). Med VGS omkring 4.3 V kan strømmen fra Drain til Source(Id) svinge med ca. 0.5 A, proportionalt med spændingen. En klasse A forstærker, forstærker signalet over hele dets periode, derfor har forstærkeren en ”conduction angle” på 3600.

Klasse B:Klasse B konfigurationen er en transistor der ikke er biased, det betyder at kun halvdelen af signalet bliver forstærket og den forstærkede del ikke er forstærket lineært. Denne konfiguration har en højere effektivitet end klasse A konfigurationen, men forvrænger signalet signifikant da den kun har en ”conduction angle” på 1800. Se figur 6.

18 Ripple er variationer i amplituden19 Bemærk at alle transistorer i diagrammerne er af typen BJT og ikke FET i dette afsnit20 Bias – forspændt i lederetningen

9

Figur 3, klasse A konfiguration

Kilde:http://en.wikipedia.org/wiki/Electronic_amplifier

Figur 4 VGS-Id

Kilde: PD57006-E datablad

Figur 5 Klasse B konfiguration


08-05-2023

RF-Driver

Klasse B push-pull:Denne konfiguration øger lineariteten i forhold til standard klasse B, men fordi transistorerne ikke er biased, vil signalet ikke være proportionalt med strømtrækket. Forvrængning vil derfor være uundgåelig.

Klasse AB push-pull:En push-pull konfiguration kan godt operere i det lineære område, hvis transistorerne bliver biased så de ligger i den lineære region. Men selvom hver transistor arbejder i dens lineære region, betyder det ikke at transistorernes karakteristik er helt ens. Derfor kan forvrængning godt være et problem alligevel. For at undgå denne forvrængning kan man introducere negativ feedback21, hvilket regulerer signalet så det passer til forstærkerens karakteristik. Man skal dog være varsom med at bruge feedback i RF applikationer, da det kan få systemet til at gå i selvsving og blive ustabilt.

Efter gennemgang af disse forskellige konfigurationer ligger valget mellem en klasse A eller klasse AB push-pull konfiguration. Da en push-pull konfiguration kræver feedback for at reducere forvrængning og der i kravspecifikationen ingen krav er mht. effektivitet, falder valget på en simpel klasse A konfiguration. Da vi ligger i den lave ende af effektforstærkere, resulterer dette ikke i en ændring af strømforsyning i systemet og krav til kølingen af forstærkeren vil heller ikke variere signifikant.

21 Overstyret – når transistoren prøver at forstærke mere end muligt

10

Figur 7 Klasse B push-pull


08-05-2023

RF-Driver

3.2 KravspecifikationTabel 1

Navn Værdi

Enhed

Max Pout,8 grundtoner@26 dBm

35 dBm

Max Pout, 1 grundtone

26 dBm

Max THD@26 dBmFor én grundtone

2 %

Antal grundtoner 4

Frekvensbånd 20-200

MHz

Min. opløsning af frekvensen

1 kHz

S22 max -10 dB

Gain flatness22 (20-200 Mhz)

1.5 dB

1. Pout (8 grundtoner) skal maximalt være 35 dBm da 1 kanal maximalt må være 26 dBm.Denne begrænsning skyldes opløsningen i DAC’en (DDS’ens udgangstrin). Opløsningen bliver reduceret når forstærkningen er for stor da man bliver nødt til at justere amplituden digitalt og dermed bliver SQR (Signal Quantization Error) og harmonisk forvrængning forværret. Dette punkt er testet vha. CXA23 fra Agilent.

2. De optiske filtres maximum ratings, specificerer en Max Pin24 på

26 dBm. Se også punkt 1

3. Den maksimale totale harmoniske forvrængning(THD) er sat til at være 2%. Dette krav er sat fra optik-afdelingens side og er baseret på deres krav til signalkvaliteten af det optiske signal.

22 Negativ feedback – En del af outputsignalet bliver ledt tilbage inputtet for at kompensere for ulineariteter23 Gain flatness – se punkt 824 CXA – Signal Analyser fra Agilent Technologies

11

08-05-2023

RF-Driver

Dette betyder at den samlede effekt fra de harmoniske komponenter skal ligge 2 %(27 dB) under signalets effekt. Test er udført vha. CXA Signal Analyzer.

4. Kravet om 4 grundtoner er baseret på komponentvalg og tidsbegrænsning. Da en AD991125 er valgt som DDS og har 4 DDS kerner indbygget, er kravet om 4 grundtoner oplagt, da der ikke er tid til at koble flere DDS’er sammen og lave flere forstærkertrin.

5. Et frekvensbånd på 20-200 MHz er baseret på den laveste frekvens i pasbåndet på det optiske filter med de højeste bølgelængder i dets pasbånd. Og det optiske filter med de mindste bølgelængder i dets pasbånd. Filteret med de højeste bølgelængder, bliver moduleret af en frekvens fra 25-50 MHz og filteret med de laveste bølgelængder med en frekvens fra 160-200 MHz.

6. Opløsning af frekvensen er bestemt ud fra præcisionen af en ønsket bølgelængde.

7. -10 dB returnloss.

8. Gain flatness på 1.5 dB er en maksimal forskel i Pout i forhold til samme output amplitude fra DDS’en over alle frekvenserne. dette er bestemt ud fra detaljerne omkring opløsningen i DAC’en i punkt 1 Test er udført vha. CXA Signal Analyzer.

25 Pin – effekt på inputtet

12

08-05-2023

RF-Driver

3.3 Teori og metoder

3.3.1 Aliasing & folding

Ved brug af digital syntese opstår der aliasing og folding(Aliasing af negative frekvenser). Nyquist’s sampling teorem, siger at der mindst

skal være 2 samples for hver periode, f >f s2

. hvis et signal skal

rekonstrueres præcis fra dets samples.Et alias er når der lægges 2π til den normaliserede radianfrekvens og et folded alias når der trækkes 2π fra den normaliserede radianfrekvens. Se ligning 1.

Ligning 126

Et eksempel på et rekonstrueret signal på 80 MHz, med fs=300 MHz.Et alias ved 380 MHz og 680 MHz og et folded alias ved 220 MHz, 520 MHz og 820 MHz, kan forårsage støj i et system. Det viser også hvor vigtigt et anti-aliasfilter er for at dæmpe de uønskede frekvenser. Se figur 7.

Figur 6 Sin(x)/x envelope27

26 AD9911 – komponentnavn for DDS fra Analog Devices27 Ligning er fra undervisningsmateriale fra 2. semester produceret af Agnethe Knudsen – materiale vedlagt CD-ROM

13

08-05-2023

RF-Driver

Copyright Analog Devices, tilladelse er givet til brug i denn rapport, se bilag for dokumentation

3.3.2 Anti-aliasingfilter

Anti-aliasingfilteret designes vha. prototyper, konstrueret ud fra Chebychev polynomierne. Der er forskellige tabeller for filtre med mere eller mindre ripple i pasbåndet. Figur xx er en tabel for et Chebychev lavpasfilter med 0.01 dB ripple, impedansforhold 1:1, 7. orden:

Rs/RL C1 L2 C3 L4 C5 L6 C71.000 0.913 1.595 2.002 1.870 2.002 1.595 0.913RL/ Rs L1 C2 L3 C4 L5 C6 L7Table 2 Chebychev prototyper28

Prototypeværdierne bruges sammen med 2 ligninger for henholdsvis kondensator udregning og spole udregning.

C=C N

2∙ π ∙ f c ∙R L=

R ∙ LN

2 ∙ π ∙ f c

C = kondensator værdienL = spole værdienCN = lavpas prototype elementLN = lavpas prototype elementR = terminerings modstandenfc = cutoff frekvensen

Eksempel på udregning af komponentværdier for et 50 ohms tilpasset filter ved både input og output og fc= 200 MHz:

L1= 50 ∙0.9132∙ π ∙200 ∙106 =36.32nH og

2= 1.5952 ∙ π ∙200 ∙106 ∙50

=25.39 pF

Figur 8 viser skematik og figur 9 viser resultatet.

28 Kilde: [Analog,1999. s. 12] PDF vedlagt CD-ROM

14

Figure 7 7. ordens Chebychev LP-Filter

Figur 8 Amplitudeplot af LP-Filter

08-05-2023

RF-Driver

En anden løsning er at bruge RFSim99 til at designe filteret, det tager meget kort tid og giver det samme resultat.

3.3.3 DDS forvrængning

DAC’en i DDS’en har en opløsning på 10 bit. Opløsningen er vigtig fordi den sætter niveauet for forvrængning og støjgulvet i resten af forstærker kredsløbet.Figur xx viser et eksempel på et samplet signal med en opløsning på 4 bit(2^4=16 niveauer). Den røde linie er det oprindelige signal og det sorte kantede signal er det kvantiserede/samplede signal. De områder af det kvantiserede signal der ligger henholdsvis over og under det oprindelige signal giver anledning til både harmonisk forvrængning og SQR (signal to quantization ratio).

Figur 9 sampled signal29

Harmonisk forvrængning fra DAC’ens opløsning beregnes således:

THD (% )≅ 12N ∙100 , hvor N = opløsning i bit

SQR beregnes således: SQR=1.76+6.02 ∙ B,30 hvor B = opløsning i bit.

OBS!! Dette gælder kun for et signal med en sinusform.

29 Kilde: [Bowick,2008. s. 53] 30 Kilde: http://en.wikipedia.org/wiki/Digital-to-analog_converter

15

08-05-2023

RF-Driver

Det betyder at, med en opløsning på 10 Bit vil forholdet mellem signal og kvantiseringsstøj være:

SQR=1.76+6.02 ∙10=61.96dBOg 8 bit:SQR=1.76+6.02 ∙8=49.92dB

Harmonisk forvrængning med 10 bit:

THD (%)≅ 1210 ∙100=0.0976 %

Og 8 bit:

THD (%)≅ 128 ∙100=0.3906 %

Disse beregninger er teoretisk betinget og inkluderer ikke ulineariteter i DAC’ens udgangstrin, så som forskellighed i rise/fall31 tider, men giver et overblik over en minimums opløsning for at kunne holde kravspecifikationen. Indtil videre har vi taget udgangspunkt i 100 % signalstyrke, men når vi justerer amplituden digitalt, internt i DDS’en, udnytter vi ikke den fulde opløsning i DAC’en og SQR bliver forringet.

SQR=1.76+6.02 ∙ B+20 ∙ log(FFS ),32 FFS = fraktion af full scale.

Derfor er det vigtigt at udnytte den fulde opløsning for at holde støjgulvet nede.

31 Kilde: [Mancini,2002. s. 247] PDF vedlagt CD-ROM32 Kilde: [Mancini,2002. s. 247] PDF vedlagt CD-ROM

16

08-05-2023

RF-Driver

3.3.4 Intermodulation

Da alle systemer har ulineariteter, vil 2 signaler på indgangen:V ¿=acosω1t+acosω2 t

på udgangen være: V out

2.order=B ∙V ¿2=B (acosω1t+acosω2t )2

¿B (a2 cos2ω1t+2a2cosω1 t cosω2t+a2 cos2ω2t )

Feltet til højre og venstre giver de 2. harmoniske ved 2ω1og2ω2

Det interessante er det markerede felt: 2a2 cosω1t cosω2 t=a2 cos (ω2−ω1) t+a2 cos (ω2+ω1 ) t

fordi det giver 2 nye signaler ved differencen og summen af de første harmoniske. (ω2−ω1 ) og (ω2+ω1 ) Disse signaler ligger langt de 2 første harmoniske signaler og er mere eller mindre kritiske, alt efter båndbredden i systemet. Men

V out3.order=C ∙V ¿

3=B (acosω1 t+acosω2t )3

giver anledning til (2ω2−ω1 ) t og (2ω2−ω1 ) t 33

Disse er signaler der ligger meget tæt på de første harmoniske signaler.Eks: 120 Mhz og 125 MHz vil give signaler ved 115 MHz,120 MHz,125 MHZ og 130 MHz. Der er selvfølgelig stadig de andre harmoniske og Intermodulation af dem. Men disse frekvenskomponenter er kritiske fordi de typisk ligger i båndbredden af systemet.

3.3.5 Op-amp (DAC Buffer)

I RF applikationer anvendes ofte CFA (current feedback amplifiers), fordi de har en større båndbredde. Op-amp’ens stabilitet er baseret på de eksterne komponenter der fastsætter forstærkningen og databladene angiver værdier for modstandene i feedback-løkken. Værdierne er meget lave i forhold til modstandene ved en

33 Rise/Fall – hastighed for ændring af spændingsniveau

17

08-05-2023

RF-Driver

VFA(voltage feedback amplifiers), og det er en fordel hvis man inddrager den termiske støj fra modstande.Fordelen ved at anvende en op-amp i forstærkerkæden, er at det bliver nemmere at justere forstærkningen i de forskellige dele af frekvens-spektret, samt at tilpasse forstærkningen så den matcher opløsningen i DAC’en.

3.3.6 LDMOS (Udgangstrin)

En LDMOS er en spændingsstyret strømgenerator, en transkonduktansforstærker. Den fungerer ved at man påtrykker en spænding over Gate-Source, hvorved en strøm bliver trukket gennem Drain-Source. På figur 11 ses hvordan spændingen over Gate-Source får Drain-Source strømmen til at stige. Kurven viser samtidig hvor høj biasspænding LDMOS’en skal have for at opnå en lineær forstærkning. Hvis strømtrækket pk-pk34 skal være 0.5 A, skal MOSFET’ens biasspænding være ca. 4.3 V. Forvrængningen i LDMOS’en findes vha. simulering i Pspice. Simulerings programmet laver en fft (fast fourier transform) af signalet og regner forholdet ud mellem den 1. harmoniske og summen af de næste 9 harmoniske.

34 Kilde: [Analog,1999. s. 17] PDF vedlagt CD-ROM

18

V_V22.8V 3.2V 3.6V 4.0V 4.4V 4.8V 5.2V 5.6V

-I(L_Drain)0A

0.4A

0.8A

1.2A

Figur 10 Graf over VGS-Id

Grafen er fra Pspice og er en simulation af PD57006-E

08-05-2023

RF-Driver

3.3.7 Forstærkerstabilitet

Hvis man ikke ønsker en oscillator, men en forstærker, behøver systemet at være stabilt for ikke at gå i selvsving ved forskellige frekvenser. Der er to former for stabilitet, ubetinget stabilitet og potentiel stabilitet.Ubetinget stabilitet betyder at systemet er stabilt ved alle frekvenser.Potentiel stabilitet betyder at systemet er stabilt ved bestemte frekvenser.For at undersøge om systemet er stabilt er der 2 test der udføres.

Rollets stability factor:35

K=1−|S11|

2−|S22|2+|Δ|2

2⋅|S12⋅S21|>1. 0

|Δ|=|S11S22−S12 S21|<1 . 0

Når disse to ligninger er opfyldt er systemet ubetinget stabilt, men det fortæller ikke noget om hvor stabilt det er.

µ-test:36

μ=1−|S11|

2

|S22−ΔS11¿ |+|S12S21|

>1 . 0

Denne test fortæller hvor stabilt systemet er og en tommelfinger regel siger at µ skal være over 1.2.

35 Kilde: [Stiles,2005. s.1-7] PDF vedlagt CD-ROM, Gælder hele udledningen i afsnit 3.3.436 Pk-pk – Spændingsniveau mellem top og bund på et signal

19

08-05-2023

RF-Driver

3.3.8 Komponenter ved høje frekvenser

Her omtales modstande, kondensatorer og spoler.Ingen komponenter er ideélle og deres ækvivalente diagram består altid af mindst en af hver komponent(Modstand, kondensator og spole). Disse uønskede komponenter er fx metallet i hver ende af en modstand, spole eller kondensator hvor de skal loddes. Dette metal vil have induktiv karakteristik og samtidig have en lille modstand. Samtidig opstår der en kapacitiv kobling inde i komponenten. Se figur 12,13,14 for ækvivalens diagrammer.

L1 2

C

R

Figur 11 Ækvivalens diagram for en modstand

L1 2

C

R

Figur 12 Ækvivalens diagram for en kondensator

L1 2

C

R

Figur 13 Ækvivalens diagram for en spole

20

08-05-2023

RF-Driver

3.4 Ressourcer

3.4.1 Hardware/Instrumenter

1. Analog Devices, evalueringsboard (EVAL-9911): Brugt til den første designfase af projektet.

2. AD9911 EVAL software: Brugt til kontrol af EVAL-9911 board.

3. Agilent Technologies, CXA Signal Analyzer, N9000A: Brugt til at analysere outputtet fra RF-Driveren.

4. Hewlett Packard instruments, HP83475A oscilloscope: Brugt til at teste enkelte dele af hardwaren.

3.4.2 Software

5. Ansoft Designer v. 2.2 SV: Brugt til at undersøge stabilitet.

6. AVR Studio 4: Brugt til at skrive firmware til µC’en.

7. Cadence Pspice v. 16.0: Brugt til simulationer af THD.

8. Ganttproject: Brugt til planlægning.

9. Microsoft Office Excel: Brugt til dokumentation.

10.Netbeans IDE 7.0: Brugt til at skrive TestGUI til RF-Driver

11.Pulsonix v. 7.0: Brugt til at lave skematik og layout af PCB37.

12.RFSim99: Brugt til at opstille modeller, samt indledende simulationer af komponenter og kredsløb

4. Problemløsning

37 Ligning er fra undervisningsmateriale fra valgfag BHSE produceret af Ib Christoffersen – materiale vedlagt CD-ROM

21

RS485 IN/OUT

RS485 transceiver

SPI+I/O

DAC out

µC

DDS

UART IN/OUT

08-05-2023

RF-Driver

4.1 Design

4.1.1 Digitalt kredsløb

Det digitale design er inddelt i 3 blokke: RS485 transceiver, µC og DDS. Se figur 15Serielforbindelsen mellem enhederne i NKTP’s systemer kører efter RS485 standarden, derfor skal der en RS485 transceiver til at fortolke spændingsniveauerne mellem µC’ens UART og RS485 bussen.RS485 kommunikationen er et differentieret signal i modsætning til udgangssignalet fra µC’en. RS485 tranceiveren har en D+ og D- udgang, hvilket vil sige at signalet har et potentiale både over og under GND. Dette sikrer en mere stabil dataoverførsel i forhold til et signal hvis potentiale kun ændrer sig positivt i forhold til GND.µC’en håndterer en telemetri-protokol der er internt defineret i NKTP, den sørger også for seriel kommunikation (SPI) til DDS’en. µC’en har også den opgave at kontrollere temperatur og konvertere optisk bølgelængde til frekvens i RF-Driverens output spektrum.Da µC’en skal være af typen AVR og kunne indeholde tabeller vedr. forholdet mellem frekvenser og optiske bølgelængder, er der valgt en Atmega1284p. Atmega1284p har 128 kB flash hukommelse og 4 kB eeprom. Den kan desuden clockes op til 20 MHz hvilket vil sige at et 18.432 MHz krystal kan anvendes så den serielle kommunikation kan afvikles med den korrekte Interbus Baudrate38, 115200 kbit/s med 0% fejl.DDS’ens opgave er at generere de ønskede frekvenser og amplituder.

4.1.2 Firmware

Programmet til µC’en er skrevet i sproget C og AVR Studio er brugt som editor med WinAVR som compiler.

38 Ligning er fra undervisningsmateriale fra valgfag BHSE produceret af Ib Christoffersen – materiale vedlagt CD-ROM

22

Figure 14 Blokdiagram digital design

DAC out

DAC out single-ended

Transformer 1:1

filter out

Anti-aliasing filter

Figur Blokdiagram af DAC interface

08-05-2023

RF-Driver

2 filer er blevet genereret for at kunne anvende DDS’en, DDS.c39 og DDS.h.DDS.h er en header fil til DDS.c, den indeholder #defines40 til registeropsætning og prototyper af funktionerne i DDS.cDDS.c har funktioner der skriver til og læser fra DDS’en. Den har også funktioner der kan omsætte decimaltal til binær repræsentation og skalere dem i forhold til DDS’en opløsning.

4.1.3 DAC interfacing & anti-aliasingfilter

Udgangstrinnet i DDS’en er en DAC. DAC’en har to udgange, IOUT og IOUT . De to udgange svinger med en faseforskydning på 180 grader. Udgangene skal begge termineres i AVDD hvilket er DDS’ens analoge forsyningsspænding. For at DDS’ens signal har en reference til et spændingsniveau, ”single-ender” man signalet ved at lede det gennem en CT-transformator der har GND som reference på udgangen. Mht støj fra clock feedthrough41, er transformatoren den bedste løsning til at reducere denne. I DDS’en er der en intern ”sync_clk” hvilket har en frekvens på f s4→ 500 MHz

4=125 MHz. Denne sync_clk er genereret af DDS’ens

oscillator samt et eksternt krystal. Det eksterne krystal svinger med 25 MHz.Disse to frekvenser bliver feeded gennem DDS’en og ud gennem DAC’ens udgange, men de er præsenteret uden faseforskydning og vil derfor ikke kunne transformeres gennem transformatoren.Dette kaldes commen mode rejection42.

39 PCB – Printed circuit board40 Baudrate – overførselshastighed bit/s41 DDS.c og DDS.h findes i bilag. Er også vedlagt CD-ROM42 Defines – Konstanter der bliver initialiseret af compileren

23

Forstærker 1DAC Buffer

Forstærker 2MOSFET-Driver

Forstærker 3Udgangstrin

filter out

7 dB

RF-Driver out26 dBm

15 dB

15 dB

-11 dBm

4 dBm

11 dBm

08-05-2023

RF-Driver

Pga. aliasing og ikke lineære forhold i DAC’en, skal outputtet fra DDS’en lavpasfiltreres så skarpt som muligt ved 200 MHz. Denne fcut

er defineret ud fra kravspecifikationen om fmax = 200 MHz samt at aliases fra 2. Nyquist zone og opefter skal dæmpes.

4.1.4 Forstærkerkredsløb

3 forstærkere er nødvendigt for at opnå den tilstrækkelige forstærkning af DAC’ens output. Forstærker1 fungerer som buffer til DAC’en samt en for-forforstærker i forstærker kaskaden. Forstærker2 fungerer som en MOSFET driver og bruges til at drive gate’en. Forstærker3 forstærker de sidste dB og er dimensioneret til at kunne levere 6 Watt. Outputtet fra anti-aliasingfilteret har en spænding pk-pk 1 V ved 4 grundtoner på 100 % amplitude.Dvs. at spændingen pk-pk ved en grundtone er 0.25 V. Effekten leveret til DAC bufferen er:

E=10∙ log( 0.25V pk−pk

2√2 )

2

100Ω=−11dBm

De 100 Ω er en impedans tilpasnings modstand.Forstærker2 får leveret 4 dBm og skal have en forstærkning på 7 dB for at nå 11 dBm til forstærker3, som har en forstærkning på 15 dB og et output på 26 dBm.

24

Figur 15 blokdiagram over forstærker kaskade

125 mm

35 mm

08-05-2023

RF-Driver

4.1.5 Strømforsyning

Der er brug for 6 forskellige spændingsniveauer i RF-Driveren. DAC bufferen skal forsynes med dual supply, hvilket vil sige at den skal forsynes med både -5 V og +5 V.DDS’en skal forsynes med både 1.8 V og 3.3 V.

µC’en skal forsynes med 5 V.MOSFET driveren skal forsynes med 12 V. Udgangstrinnet skal forsynes med 24 V. Se tabel 3.

4.1.6 Printudlæg/Køling

Køling:Printudlægget af RF-Driveren skal designes sådan at en køleprofil43 der har skruehuller med målene:

Kan monteres under PCB’en. Dette skal fungere som køling for udgangstrin samt LDMOS driver.

43 Clock feedthrough – clocksignaler der ”vandrer” igennem systemet

25

Tabel 3 oversigt over spændings-

forsyning og forbruger

Spænding Forbruger-5 V DAC Buffer (-Vs)1.8 V DDS(AVDD/

DVDD)3.3 V DDS(DVDD_I/O)5 V µC+RS845

tranceiver+DAC buffer

12 V Spændings regulatorer + MOSFET driver+ MOSFET bias kredsløb

24 V RF udgangstrin

08-05-2023

RF-Driver

Footprint44 til LDMOS’en (PD57006-E), skal designes med 49 via’er45 i Pin3(Source) pad’en, for at Rth bliver så lille som mulig og komponenten kan overføre varmeeffekten til køleprofilen. Se figur 20.

Figure 16 Footprint til PD57006-E46

DAC Buffer:For at undgå en kapacitiv kobling mellem DAC bufferen og GND, må der ikke være GND-lag under DAC bufferen.DDS:DDS’en derimod skal have et GND-lag i toplaget under komponenten for at stabilisere den.

Brug af PCB-lag47:Power-lagene placeres i de 2 inderste lag og signalbaner i top - og bundlaget, så det er nemmere at ændre en signalrute hvis der er lavet fejl eller hvis ændringer ønskes af anden grund.

Feedback:Feedback-løkker48 rutes så de bliver så korte som muligt og induktans dermed reduceres i feedback løkken.

44 Et signal der er præsenteret ens på to signallinjer der har et fælles spændingsniveau 45 Køleprofil – et stykke metal der monteres på et emne for at lede varmen væk46 Footprint – Aftryk hvor komponenten skal loddes på PCB’en47 Via – Et elektrisk ledende ”rør” der går igennem PCB’en48 Kilde:[AN1294,2009. s. 16] PDF vedlagt CD-ROM

26

08-05-2023

RF-Driver

4.2 Implementering


4.2.1.1 Leveltranslation:

µC’en opererer med en spænding på 5V, hvilket vil sige at dens I/O porte opererer fra 0-5 V. DDS’ens I/O porte opererer ved en spænding på 3.3 V og dens kontrol pins ved 1.8 V, derfor er der en leveltranslator (ADG3304) mellem µC og DDS.ADG3304 er bidirectional og konverterer i dette projekt 5 V ned til henholdsvis 3.3 V og 1.8 V og 3.3 V op til 5 V. Dermed kan µC’en og DDS’en skrive sammen selvom de har forskellige spændingsniveauer.

4.2.1.2 UART:

Da en RS485 tranceiver har et differentieret signal output (Half duplex), betyder det at den skal vide om den skal sende eller modtage. Pin 2 og 3 er direction selection, 1 betyder send og 0 betyder modtag. Data outputtet fra RS485 tranceiveren bliver single-ended og bliver repræsenteret på Pin1(µC siden). Pin4 er datainput fra µC’en.Pin7 og Pin8 er det differentierede signal på kommunikationsbussen (Interbus).Liste over forbindelser mellem modulerne, se tabel 4.

Interbus <-> RS485 tranceiver <-> Atmega1284pConn5, Interbus RS485 tranceiver Atmega1284pNC Pin1/RO Pin11/Rx1/PD2NC Pin2/ ℜ Pin10/PD1NC Pin3/DE Pin10/PD1NC Pin4/DI Pin12/Tx1/PD3Pin4/RS485 D+ Pin6/A NCPin3/RS485 D- Pin7/B NCPin9+10+11+12/GND

Pin5/GND GND

Tabel 4 Interbus – RS485 tranceiver – Atmega1284p

27

08-05-2023

RF-Driver

4.2.1.3 SPI:

Serielforbindelsen mellem µC og DDS er sat op til at køre 3-wire SPI (serial peripheral interface). µC’en bruger 4 Pins til at køre SPI: MISO, MOSI, SCK og SS.

MISO(Master In, Slave Out), bruges til at læse fra DDS’en, enten for at bekræfte en skrivning til den eller for at læse dens tilstand.MOSI(Master Out, Slave In), bruges til at skrive til DDS’en.

SCK(Clock Source), er synkroniserings clocksignal genereret af µC’en til DDS’en. SS(slave select, aktiv lav), bestemmer hvilken enhed der skal læse inputtet fra MOSI(Hvis der er flere enheder).Tabel over forbindelser vedr. SPI, se tabel 5.

28

Tabel 5 Atmega – AD9911

Atmega1284p <-> AD9911

Atmega1284p AD9911

Pin44/PB4 Pin47/ CS

Pin3/SCK Pin48/SCLK

Pin1/MOSI Pin50/SDIO_0

Pin2/MISO Pin52/SDIO_2

08-05-2023

RF-Driver

4.2.1.4 DDS profile pins

DDS’ens profile pins er anvendt med henblik på at kunne rampe amplituden på en grundtone og rampe frekvensen på en grundtone, desuden bruges de til FSK (Frequency Shift Keying Modulation), PSK (Phase Shift Keying Modulation og ASK (Amplitude Shift Keying Modulation). Profile pins er forbundet til µC’en, så funktionerne kan kontrolleres digitalt, men parallelt med de 4 profile pins er der placeret et 6-pin stik (conn6). Dette stik er placeret med henblik på ekstern kontrol af funktionerne. De to ekstra pins er 5 V og GND. Tabel over forbindelser, se tabel 6 og tabel 7.

29

Tabel 6 External profile pin

Tabel 7 Atmega1284p –

AD9911

Conn 6External profile pin

access +5VPin1 Pin40/P0

(DDS)Pin2 Pin41/P1

(DDS)Pin3 Pin42/P2

(DDS)Pin4 Pin43/P3

(DDS)Pin5 5V

Pin6 GND

Atmega1284p <-> AD9911

Atmega 1284p

AD9911

PB0 P0

PB1 P1

PB2 P2

PB3 P3

PD4 SDIO_1

08-05-2023

RF-Driver

4.2.1.5 DDS control pins

Udover de control pins der er vist i tabel 8, er der yderligere en control pin, Pin24/clk_mode_sel, hvilket er trukket høj til 1.8 V. Det betyder at der er valgt intern clock generering vha. ekstern krystal.I/O Update bliver pulset af µC’en hver gang nye værdier er læst ned i et register, ellers opdaterer DDS’en ikke med de nye værdier.

Master reset bliver pulset af µC’en efter hver genstart af RF-Driveren.Pwr_dwn_ctrl bliver trukket lav af µC’en.Tabel over forbindelser, se tabel 8.

4.2.2Firmware

De ønskede grundtoner på de respektive kanaler, bliver skrevet til µC’en i ascii form, og skal derfor konverteres til en reel værdi før de kan behandles.Når de er konverteret til en reel værdi, bliver de skaleret i forhold til DDS’ens opløsning og sendt til DDS’en.DDS.c indeholder følgende funktioner, se tabel 9.

Funktion navn FormålVoid initDDS() Sætter DDS’ens indledende registre

opVoid SetCH(CH,FTW,Amp) Sætter frekvensen(FTW) på kanal

CHVoid SetCTW(CTW,value) Lægger value i register CTWVoid Update() Toggler I/O_Update pin på DDSVoid MasterRst() Nulstiller DDS’en til defaultTabel 9 Firmware funktions oversigt

30

Tabel 8 Atmega1284p –

AD9911

Atmega1284 <-> AD9911

µC DDS

PD4 SDIO_1

PD0 SDIO_3

PD5 I/O Update

PD6 Master reset

PD7 Pwr dwn ctrl

08-05-2023

RF-Driver

InitDDS() initialiserer 7 bytes til 3 registre:- CSR49 –>

CSRbyte= 0b00000010; ingen valgte kanaler, 3-wire singlebit operation.

- FR1 50-> FR1byte1= 0b00000000; default FR1byte2= 0b00000000; default FR1byte3= 0b11010011; 150µA til PLL, VCO gain

high, PLL x20. Nu kører DDS’en fs = 20*25 MHz = 500 MHz

- CFR51 -> CFRbyte1=0b00000000; default CFRbyte2=0b00000011; full scale output

current CFRbyte3=0b00000111; data align bits, sat til

max

Et register bliver skrevet til ved først at skrive registrets adresse og dernæst skrive det forventede antal bytes. Ordenen er MSB først, dvs at den mest signifikante bit sendes først. Derfor skal den højest nummerede byte sendes først og lavest nummerede byte sendes sidst.

RxBuf[]52 er dynamisk og varierer i størrelse. Rxbuf[0] (index 0) indeholder en værdi der bestemmer hvilken funktion der skal afvikles. RxBuf[1] indeholder en værdi der repræsenterer hvilken kanal der skal opdateres ( det er ikke sikkert at denne værdi bliver brugt). RxBuf[2:4] indeholder værdier for frekvens niveau og RxBuf[5:7] indeholder værdier for amplituden. Værdien i RxBuf[2:4] og RxBuf[5:7] bliver konverteret til en integer og omregnet til binær repræsentation, skaleret til DDS’ens opløsning.

49 PCB-lag – Et PCB kan have mange lag hvor der brændes signalruter50 Feedback-løkke – Elektronisk netværk fra output til input51 CSR – Channel select Register, bruges til at vælge kanal på DDS’en52 FR1 – Function register 1, bruges til opsætning af DDS’en

31

08-05-2023

RF-Driver

4.2.3 DAC interfacing og anti-aliasingfilter

De komplementære udgange fra DAC’en skal ”single-endes” gennem en CT-transformator. Transformatoren har desværre ikke en lineær forstærkning, men den valgte transformator er den bedste af udvalget. Grafen viser, at ved 20 MHz er der en dæmpning på ca. 0.25 dB og ved 200 MHz, ca. 1 dB. En forskel på 0.75 dB. Se figur 22.

Henholdsvis IOUT og IOUT kan trække op til 10 mA, denne værdi er fastsat med en modstand fra Pin17/DAC_RSET til GND. Følgende formel er anvendt til udregning af modstandsværdi:

IOUT=18.91RSET

→IOUT=18.911.8kΩ

=10.5mA

Databladet for AD9911 oplyser at spændingen over IOUT og IOUT maksimalt må være 0.5± AVDD (1.8V ). Dvs. at spændingen pk-pk må være op til 1 V. DAC’en er loadet således at spændingen kommer så tæt på 1 V pk-pk som muligt, fordi at DAC bufferen dermed skal forstærke mindre. Dette er altid en fordel, da mindre forstærkning giver anledning til lavere SFDR.

RLoad1V

10.5mA=95.24 Ω

Fordi transformatoren er en 1:1 transformator der er termineret med 100 Ω, skal anti-aliasing filteret have en karakteristisk impedans på 100 Ω. Filteret er designet i RFSim99, det er et 15. ordens Chebychev type2 lavpasfilter (15 poler ved 200 MHz) med en fc = 200 MHz og en pasbånd ripple på 0.01 dB.

32

Figur 17 Insertion Loss i transformator

Kilde: [CX2041,2010]

Figur 18 Transformator forbundet til AD9911

08-05-2023

RF-Driver

Det aktuelle filter har ingen direkte betegnelse længere, da alle komponentværdierne er ændret ud fra hvilke muligheder der var af komponentudvalg. Se figur 23.

Figure 19, 2 forskellige lavpasfiltre, øverst ideelt og nederst reelt

Filteret blev derefter simuleret med mulige komponentværdier og resultatet er tilfredsstillende. Graferne viser at det ideelle filter er ca. 0 dB i pasbåndet og har en dæmpning på -57.5 dB ved 250 MHz. se figur 24.

Det aktuelle filter har en dæmpning på -1.15 dB ved 200 MHz, hvilket ikke er ideelt i forhold til kravspecifikationen, men transformatoren transformerer heller ikke lineært i frekvens spektret. Dette kompenseres der for i forstærker kredsløbet. Dæmpningen ved 250 MHz er derimod bedre, -59.2 dB.

33

Figure 20 ideelt filter Reelt filter

08-05-2023

RF-Driver


Forstærker kaskaden designet fra udgangstrinnet ind mod DAC’en, da DAC bufferen er den nemmeste forstærker at justere.

4.2.4.1 Udgangstrin, forstærker3

Udgangstrinnet er en LDMOS(MOSFET). En LDMOS frem for en Bjt er valgt fordi:- Større forstærkning (færre forstærkertrin). - Ingen Thermal runaway (simplere bias kredsløb). - spændingsstyret (Simplere bias

kredsløb). - Konstant input impedans

(Intern kompenseret for termisk temperatur variation), hvilket igen simplificere bias kredsløbet da det ikke skal ændres når amplituden ændres. Impedansen er selvfølgelig frekvensafhængig.

Ulemper:- Er dyrere, da den er større

(færre komponenter/Wafer).- Er ekstrem følsom overfor elektrostatisk afladning(ESD), hvilket

resulterer i en ødelagt komponent.

Symbol Parameter Værdi EnhedVDSS Drain-Source spænding 65 VVGS Gate-Source spænding ±20 VID Drain strøm 1 APDISS Effekt afsætning 20 WTJ Max operations

temperatur165 0C

Tabel 10 Maximum ratings for PD57006-E53

53 CFR – Channel Functino Register, bruges til opsætning af den enkelte kanal

34

Figur 21 graf over Id/Vgs / temperatur

Kilde: [PD57006-E,2010]

08-05-2023

RF-Driver

Som vist i tabel 10, er VDSS 65 V (Max). Selvom vores spændingsforsyning er 24 V, kan der ved Load mismatch54 ligge en spænding på 2 x 24 V over Drain-Source. (fx hvis kablet til loaden bliver taget af).

For at simulere LDMOS’en i frekvensdomænet ved høje frekvenser, bruges der ikke længere Spice simuleringsmodeller, men S-parametre i stedet. S-parametrene for PD57006-E er kun dokumenteret fra 50 MHz og op, derfor er Microsoft Excel anvendt til at lave en tilnærmelse ned til 20 MHz vha. tendenslinjer. S-parametrene fra databladet er resultatet af en test hvor LDMOS’en er biased så Id=200 mA, det betyder at simulationen vil afvige mere end normalt, desværre er bedre data er ikke tilgængelig. En simulation er LDMOS’en er vist på figur 26 og det ses at den ikke forstærker lineært i frekvens spektret.

Figur 22 Graf over frekvens,amplitude

Ved 20 MHz er forstærkningen 31.6 dB og ved 200 MHZ, 21.5 dB.Dette bliver der taget højde for i afsnit 4.2.4.4

Harmonisk forvrængning:for at være sikker på at den harmoniske forvrængning ikke overstiger 2%, er

54 RxBuf[] – Et array a chars der er variabelt

35

08-05-2023

RF-Driver

en simulation af udgangstrinnet er foretaget i Cadence Pspice. Simulationen tager kun udgangspunkt i LDMOS’en karakteristik. Modellen for LDMOS’en er vist på figur xx

D ra in

S o u rc e

J 1

J b re a k nD b re a k

D 1R 51 0 0 k

L _ G a te

1 . 2 n

1 2

L 30 .0 4 n

1

2

R _ G a t e

0 .2

C g _ p a c k a g e1 p

1

2

C 1 10 .1 6 4 p

1

2

C rs s

0 .9 p

12 L _ D ra in

1 .5 n1 2

C d _ p a c k a g e

1 p1

2

C is s1 5 p

1

2G a te

V 12 4 V d c

0

0

V 20 V d c

M 3

M b re a k

Figur 23 Pspice model af PD57006-E55

V_V22.8V 3.2V 3.6V 4.0V 4.4V 4.8V 5.2V 5.6V

-I(L_Drain)0A

0.4A

0.8A

1.2A

Figur 24 graf over Vgs,Id

På figur 28 ses Id vs VGS, hvilket bekræfter modellen når grafen sammenlignes med databladet.

Simulations opstilling for THD ses på figur 29

55 Kilde: Datablad for PD57006-E

36

08-05-2023

RF-Driver

R c o m p1 3 0

V o u tD ra in

S o u rc e

J 1

J b rea k nD b rea k

D 1R 510 0 k

L_ G a t e

1 . 2 n

1 2

L 30 . 0 4n

1

2

R _ G a t e

0 . 2

C g_ p ac k a g e1p

1

2

C 1 10 . 1 64 p

1

2

C rs s

0 . 9 p

12 L_ D ra in

1 . 5 n1 2

C d_ p a c k ag e

1 p1

2

C is s1 5 p

1

2G a t e

V 124 V d c

0

0

M 3

M brea k

I

L_ D ra in 11u

1

2

1u

12

22 0 p

12

C g_ p a c k a g e 3

10 0 n

12

R lo a d5 0

0

0V 34 . 5

L _ D ra in 21 u

1

2

1u

12

22 0 p

12 0

0

0

R 61k

10 0 n

12V 4

F R E Q = 2 0 0 M E GV A M P L = 0 . 3 5 1V O F F = 0

Figur 25 Simulations opstilling af Udgangstrin

Figur 30 er en graf over 20 simulationer hvor kredsløbet afsætter en effekt på 26 dBm i Rload. En fft er foretaget og THD er beregnet. Grafen viser at THD falder når frekvensen stiger. Dette sker pga capacitansen CRSS der er en capacitiv kobling mellem Drain og Gate. Denne kobling fungerer som LDMOS’ens interne negative feedback og reducerer dermed THD når frekvensen stiger. Men grafen viser at Udgangstrinnet ikke overstiger den maksimale grænse for THD.

0 20 40 60 80 100 120 140 160 180 2000.600000000000001

0.800000000000001

1

1.2

1.4

1.6

1.8

2

2.2

Frekvens (MHz)

THD%

Figur 26 Graf over frekvens , THD

37

08-05-2023

RF-Driver

4.2.4.2 LDMOS Driver, forstærker2

MOSFET driveren er af typen MMIC (Monolithic Microwave Intergrated Circuit), hvilket er en forstærker der er 50 Ω tilpasset på indgangen og udgangen og er designet til at fungere i forstærker kaskader eller som udgangstrin til applikationer med mindre effekt krav. Komponenten er en MSA-0520 fra Avago Technologies. Fordelen ved denne komponent er at den er nem at integrere, fordi kompensations netværk samt bias netværk er indbygget i kredsen. Den maksimale udgangseffekt er 22 dBm, hvilket er den input effekt udgangstrinnet skal forsynes med for at opnå fuld forstærkning ved fuld strømudsving fra DAC’en. De fleste MMIC’er er designet til forstærkning af frekvenser der ligger fra nogle hundrede MHz op til flere GHz. Det betyder ikke at de ikke kan forstærke frekvenser ved få MHz, men at forstærkningen er meget større og de hurtigt bliver ustabile. Stabilitet bliver der testet for i Ansoft Designer. Frekvens responset for MSA-0520 er vist på figur 31

Figur 27 Graf over frekvens , amplitude

Punkterne er lidt svære at aflæse, men ved 20 MHz er forstærkningen 11.8 dB og ved 200 MHz, 8.8 dB. Derfor skal signalet dæmpes ved de lavere frekvenser. Dette bliver der taget højde for i afsnit 4.2.4.4

38

08-05-2023

RF-Driver

4.2.4.3 DAC buffer, forstærker1

DAC bufferen er en op-amp, konfigureret som en ikke inverterende forstærker. Operationsforstærkeren er en AD8000 fra Analog Devices og er valgt fordi NKTP bruger den i andre produkter og fordi den har en høj båndbredde.Da den er konfigureret som en ikke inverterende forstærker og er en CFA, har den en meget høj inputimpedans. Derfor er det ikke inverterende input, termineret med en 100 Ω modstand for at aniti-aliasingfilteret ”ser” 100 Ω i begge ender. AD8000 har i forhold til andre operationsforstærkere, også ført outputtet ud på Pin1, hvilket gør ruten i feedback-løkken meget kort. Dette er en fordel, da det lige passer med en modstand over Pin1 og Pin2 og parasitisk induktans er reduceret. Modstandsværdierne i feedback løkken er meget lave i forhold til en VFA, dette skyldes at systemet nemt bliver ustabilt hvis ikke det bliver dæmpet. En graf over forstærkningen er ikke inkluderet, da S-parameter data sæt ikke er tilgængeligt for denne komponent. I stedet bruges en standard model fra RFSim99, hvilket burde være tilstrækkeligt, da AD8000’ens båndbredde langt overstiger den ønskede båndbredde i RF-Driveren.

4.2.4.4 Det samlede forstærkerkredsløb

For at opnå den rigtige forstærkning i pasbåndet, bruges DAC bufferen hovedsagligt til at justere forstærkningen. Det er gjort fordi det er langt nemmere at justere på nogle få komponenter i op-amp’ens feedback løkke, end at justere på lossy networks56.

56 Load mismatch – når et signal “ser” open circuit og signalet returnerer hvorved spændingen fordobles

39

08-05-2023

RF-Driver

Indledende:Output fra DAC’en.

P=10 ∙ log(( 0.25V pk−pk2√2 )

2

100Ω∙1000)=−11dBm

Output fra udgangstrin. 26 dBmØnsket forstærkning: 26 dBm -( -11 dBm) = 37 dBProcedure:Sæt de forskellige forstærkertrin sammen i RFSim99 og se på forstærkningen.

Figur 28 Første forstærkerkredsløb

40

08-05-2023

RF-Driver

Figur 29 graf over frekvens , amplitude

Ulineariteten i frekvensspektret er meget stor, ved 22 MHz er forstærkningen 64.3 dB og ved 200 MHz, 29.4 dB. Se figur 33.

For at kompensere for dette er der placeret et kompensationsnetværk mellem forstærker2 og 3. Dette netværk er designet til at have en impedans, der i parallel med forstærker3’s inputimpedans er på 50 Ω.CISS på forstærker3 er 27 pF hvilket giver en impedans ved 20 MHz på

12∙ π ∙20 MHz ∙27 p

=294.7Ω , denne impedans skal sammen med

kompensationsnetværket i parallel give 50 Ω.

( 150Ω

− 1294.7Ω )

−1

=Rcomp=60.2Ω

En DC blokade kondensator i kompensationsnetværket er nødvendig, fordi at der ellers vil løbe en DC-strøm fra biasnetværket.En lille kondensator på 1 nF er valgt og en modstand på 47 Ω der

tilsammen giver en impedans på 47Ω+ 12 ∙ π ∙20MHz ∙1nF

=55Ω

41

08-05-2023

RF-Driver

Dernæst er en spole sat i serie for at impedansen ikke bliver for lav ved de højere frekvenser hvor inputimpedansen er lav pga. kapacitansen i forstærker3.

De sidste 5.2 Ω er fundet ved 2∙ π ∙20MHz5.2

=41nH , men i simulationen

viste det sig at spolens værdi skulle sættes til 56 nH for at få det bedste resultat. Se figur 34


Forstærkningen er blevet reduceret ved de lave frekvenser og spektret er blevet fladet ud. Forstærkningen ligger på ca. 37 dB op

42

Figur 30 andet forstærkerkredsløb

08-05-2023

RF-Driver

til 100 MHZ, hvor forstærkningen derefter falder til 28 dB. Se figur 35.

Næste trin er at øge forstærkningen ved de høje frekvenser, for at have tilstrækkelig forstærkning i hele frekvensspektret. Indtil videre har DAC-Bufferen været konfigureret som en spændingsfølger, men nu kan dens egenskaber udnyttes ved at konfigurere feedback løkken sådan at forstærkningen ved de høje frekvenser overstiger 37 dB for derefter at kompensere med feedback på udgangstrinnet.Da DAC-Bufferen forstærker spænding fra 100 Ω til 50 Ω, betyder det at DAC-Bufferen som spændingsfølger, allerede har en forstærkning på 3 dB.

R f=330Ω

Rg=( 1

( 12∙ π ∙ f ∙15 pF )+33Ω

+1

910Ω )−1

Gain20M Hz=R f

Rg+1= 100Ω

( 1

( 12 ∙ π ∙20MHz ∙47 pF )+12Ω

+ 1270Ω )

−1 +1=1.92

Gain200MHz=R f

Rg+1= 100Ω

( 1

( 12∙ π ∙200 MHz ∙47 pF )+12Ω

+ 1270Ω )

−1 +1=4.83

Opstillingen er vist på figur 36 og forstærkningen i dB er vist på figur 37

43

08-05-2023

RF-Driver

Figur 32 tredje forstærkerkredsløb


44

08-05-2023

RF-Driver

Forstærkningen er generelt for høj over hele frekvens spektret. Dette kompenseres der for med resistiv impedanstilpasning på udgangen og feedback på udgangstrinnet. Impedanstilpasningen bliver beregnet først.Den mindste modstand der kan placeres er 130 Ω da udgangstrinnets maksimale I d = 1 A og en ønsket effekt afsat i 50 Ω er 3.2 W:Maksimal RMS strøm i LDMOS’en:

IRMS=

12A

√2=353.55mA

Strøm i Loadmodstand

√ 3.2W50Ω

=252.98mA

Spænding over Loadmodstand√3.2W ∙50Ω=12.65V

Spændingen over impedanstilpasnings modstanden er den samme og den maksimale strøm gennem den må derfor være:

353.55mA−252.98 A=100,57mAModstanden skal derfor mindst være

12.65V100,57mA

=125.78Ω

Feedback kredsløbet på udgangstrinnet, har ikke umiddelbart været til at regne sig frem til, da impedansforholdet mellem forstærker2 og 3 ændres og forstærkningen dermed også ændrer sig. Samtidig ændres forstærkningen i forstærker3 når der introduceres negativ feedback.En lille DC-blokade kondensator er nødvendig da 24 V fra udgangstrinnets forsyning ellers ville gå direkte til Gaten på LDMOS’en. Den har samtidig den funktion Derudover en modstand til at begrænse dæmpningen af feedback’en. Det endelige kredsløb ses på figur 38

45

08-05-2023

RF-Driver

Figure 34 endeligt forstærkerkredsløb

Og plottet af frekvens spektret på figur 39


Der er en ripple på 0.48 dB, 38.93 dB - 38.45 dB.

46

08-05-2023

RF-Driver

Kredsløbsdiagram og plot af hele forstærkerkredsløbet samt anti-aliasingfilteret. Se figur 40 og figur 41.

Figure 36 Forstærkerkredsløb med anti-aliasingfilter

Figure 37 graf over frekvens , amplitude

47

08-05-2023

RF-Driver

Der er en ripple på 1.33 dB, 38.93 dB-37.6 dB.Der er stadig en løs ende fra tranformatoren der ikke transformerer lineært, men i forhold til komponent tolerancer, afvigelser i simuleringsdata, temperaturstigninger og andre afvigelser bliver justeringen foretaget ved de aktuelle målinger.

En sidste ting der skal undersøges er stabiliteten omtalt i afsnit 3.3.7.Modellen er ligeledes for forstærkerkredsløbet sat op i Ansoft Designer, diagram findes i bilag. Stabilitets graf ses på figur 42.

Figure 38 graf over stabilitet

Grafen viser at forstærkerkredsløbet er stabilt. µ som skulle være over 1.2, ligger på ca. 2.97 over hele frekvens spektret og k hvilket skulle være over 1, ligger på 8.11 som det laveste. Ifølge Ansoft Designer er forstærkerkredsløbet stabilt.

48

08-05-2023

RF-Driver

4.2.5 Strømforsyning

-5 V forsyning:For at generere en negativ spænding er den nemmeste løsning en DC-DC konverter, hvor input og output er galvanisk adskilt. Der er valgt en IL1205S hvilket er en SMPS (Switch Mode Power Supply). Fordelen ved en SMPS er effektivitet sammenlignet med en lineær regulator. Ulempen er at spændingen på outputtet i denne komponent, har en ripple på 150 mV pk-pk, denne er dog reduceret vha. kondensatorer. Men komponenten er udelukkende valgt pga. den meget hurtige og simple implementering. Kredsløbet er vist på figur 43.

Figur 39 Opsætning af XP-IL

49

08-05-2023

RF-Driver

1.8 V forsyning:1.8 V er genereret vha. en lineær regulator, LM317.Regulatoren fungerer ved at opretholde en spænding mellem Pin1/Adj og Pin2/OUT på 1.25 V. R49 er sat til 270 Ohm, hvilket

betyder at strømmen fra Pin2/OUT til GND er 1.25V270Ω

=4.63mA, denne

strøm vil også løbe i R50. For at det samlede potentiale over R49+R50 er 1.8 V, skal spændingen over R50 være 1.8 V – 1.25 V =

0.55 V. 0.55V4.63mA

=118.8Ω. Værdien for R50 er sat til 120 Ω, fordi at

modstandsværdierne vælges ud fra E24 serien. Se figur 44.

Figur 40 opsætning af LM317

3.3 V forsyning:3.3 V er genereret vha. en fixed 3.3V lineær regulator.Se figur 45.

Figure 41 opsætning af MIC5209

50

08-05-2023

RF-Driver

51

08-05-2023

RF-Driver

5 V forsyning:5 V er genereret vha. en fixed 5V lineær regulator og er implementeret på samme måde som 3.3 V.

12 V forsyning:12 V bliver forsynet gennem sikring F1(1 A), via conn5/Interbus.

24 V forsyning:24 V bliver forsynet gennem sikring F2(2 A), via conn12.

Se tabel 11 for overblik.

Spænding Kilde Regulator Forbruger-5 V 12 V/Conn 5 U5/IL 1205s DAC Buffer (-Vs)1.8 V 12 V/Conn 5 U14/LM317 DDS(AVDD/

DVDD)3.3 V 12 V/Conn 5 U1/MIC5209-

3.3VDDS(DVDD_I/O)

5 V 12 V/Conn 5 MC78M05 µC+RS845tranceiver+DAC buffer

12 V Conn 5 Ingen Spændings regulatorer + MOSFET driver+ MOSFET bias kredsløb

24 V Conn 12 Ingen RF udgangstrin Tabel 11 Spænding – kilde- regulator - forbruger

52

08-05-2023

RF-Driver

4.3 Test & Justeringer


Det digitale kredsløb er testet udelukkende ved at måle spændingsniveauerne ved de forskellige strømregulatorer samt spændingsniveauerne på signalerne fra level konverteren.

Net Ønsket værdi Reel værdi5 V 5 V 5.0153.3 V 3.3 V 3.3031.8 V 1.8 V 1.805-5 V -5 V -5.1

Spændingsniveauerne ligger meget tæt på de ønskede værdier og ligger lang inden for rammerne i følge databladene.

4.3.2 Firmware

Firmwaren er testet med en black box test, hvilket er en test der er baseret på at afprøve funktionerne i programmet og sammenligne resultatet med det forventede. Denne form for test er ikke en særlig grundig test, da den ikke tager udgangspunkt i selve koden, men udelukkende funktionerne. Dermed kan man risikere at kritiske fejl ikke bliver opdaget. Da dette program udelukkende tager udgangspunkt i funktioner og kompleksiteten er lille, er vurderingen at en black box test er tilstrækkelig.Testen er lavet vha. CXA N9000A og RF-Driver.java, hvilket er et program jeg har skrevet som testplatform til RF-Driveren.

53

08-05-2023

RF-Driver

Testen er afprøvet efter følgende skema, se tabel 12.

Test Formål Godkend(X) Afvis(-)

Frekvens CH0

Indlæs FTW til kanal 0 fra 20-200 MHz med 10 MHz interval

x

Frekvens CH1


x

Frekvens CH2


x

Frekvens CH3


x

Frekvens CH0, CH1, CH2, CH3

Indlæs 20 MHz CH0, 80 MHz CH1, 140 MHz CH2 200 MHz CH3 samtidig

x

Amplitude CH0

Sæt amplitude 0% 10% 50% 100% ved 100 MHz

x

Amplitude CH1


x

Amplitude CH2


x

Amplitude CH3


x

Tabel 12 Test af Firmware

Denne test viser at DDS.c og DDS.h virker efter formålet, ingen yderligere test er foretaget.

54

08-05-2023

RF-Driver


Forstærkerkredsløbet er testet med CXA Signal Analyzer.Pout, 1 grundtone: Der er foretaget målinger fra 20-200 MHz med 10 MHz interval. Se figur 46

0 20 40 60 80 100 120 140 160 180 2000

5

10

15

20

25

Frekvens (MHz)

dBm

Figur 42 graf over frekvens , Pout

Den forventede effekt er 26 dBm over hele frekvens spektret. Det fremgår af grafen at forstærkningen generelt er for lav over hele spektret, men ellers ser fornuftig ud fra 20-150 MHz ca. hvor der er en forskel fra 22.2 dBm - 20.9 dBm = 1.4 dBmEn ting jeg ikke har taget hensyn til i designet af

forstærkerkredsløbet, er Sin(X)/X, (X=π ∙ ff s ) rolloff, hvilket er en

dæmpning af DAC’ens output når frekvensen stiger. Hvis der modregnes Sin(X)/X dæmpningen ser spektret således ud. Se figur 47

55

08-05-2023

RF-Driver

0 50 100 150 200 2505

10

15

20

25

Frekvens (MHz)

dBm


Den generelle forstærkning er stadig for lav, men spektret er blevet pænere, da en afvigelse på 1.5 dB opnås fra 20 MHz – 170 MHz. Men en mistanke falder på filterets karakteristik, fordi dæmpningen fra 170 MHz -200 MHz er 14 dB. Dette skyldes formentlig komponenternes karakteristik ved høje frekvenser.Et nyt anti-aliasingfilter bliver designet med de tilgængelige komponenter der ligger i skuffen og et Chebychev 15. ordens impedanstilpasset til 83 Ω med fc=240 MHz er muligt at implementere. Dette hurtige fix er kun for at kunne måle forstærkningen.Respons er vist på figur 48


Dette filter er simuleret med komponenter der har de samme egenskaber som ”rigtige” komponenter.Der er en dæmning på 2.4 dB ved 200 MHz, men der er ikke andre muligheder end at bruge dette filter pga. tidsnød.

56

08-05-2023

RF-Driver

Efter implementeringen af det nye anti-aliasingfilter ser spektret således ud. Se figur 49.

0 50 100 150 200 25019202122

Frekvens (MHz)

dBm


Forstærkningen ligger ca. 6 dB under den ønskede effekt, men forskellen i dB er præcis 1.5 dB, og overskrider dermed ikke 1.5 dB grænsen.

Effekten er lavere fordi DAC’ens output nu ”ser” 82 Ω, i stedet for 100 Ω. Det betyder at

P∈¿10∙ log( 0.215V pk−pk

2√2 )

2

82Ω=−11.5dBm

Hvor Pin ved 100Ω var -11 dB.

-11 dBm+(-11.5 dBm) = 0.5 dBm

De resterende 4-5 dBm må være temperaturer der ligger højere end dem specificeret i databladene og S-parameter data sæt fra LDMOS’en hvilket var målt ved Id = 200 mA.

Forstærkningen er dog nem at justere ved at ændre på komponenterne i feedback løkken på DAC Bufferen.

THD%:Målingerne af THD er ikke sket ved 26 dBm, da forstærkningen ikke var høj nok. Men disse målinger er sket ved samme Pout som på figur 49.

57

08-05-2023

RF-Driver

0 50 100 150 200 2500

0.5

1

1.5

2

2.5

frekvens

THD%

Figur 46 graf over frekvens , THD%

58

08-05-2023

RF-Driver

4.3.2 DAC interfacing og anti-aliasingfilter

Anti-aliasingfilteret er testet med CXA Signal Analyzer.Det er ikke muligt at måle spændingen fra anti-aliasingfilterets output, da en probe fra et oscilloscope har samme kapacitans som værdierne i filteret og derfor ændre dets karakteristik. I stedet er CH1 sat til 200 MHz og vi gennemser spektret for frekvenskomponenter ved 1.image = 500 MHz -200 MHz, 2.image = 500 MHz + 200 MHz.Se figur 51

Figur 47 graf over frekvens spektret

Spektret har ikke umiddelbart noget 1.image eller 2.image, så filteret må dæmpe frekvens komponenter over 1.Nyquist zone.

59

08-05-2023

RF-Driver

5. Konklusion

5.1 Den produktorienterede delKonklusionen på projektet bliver en sammenligning mellem kravspecifikationen og resultatet.

Krav 1: Max Pout ved 8 grundtoner 35 dBm:Dette krav er ikke indløst, da RF-Driveren leverer ca 21 dBm fra en kanal, hvilket samlet set bliver til 30 dBm for 8 kanaler.

Krav 2: Max Pout 1 grundtone 26 dBm:Dette krav er ikke indløst, da Pout for en grundtone i gennemsnit er 20.2 dBm

Krav 3: Max THD@26dBm for en grundtone 2%:Dette krav er næsten indløst, da det kun er ved 180 MHz at forvrængningen overstiger 2%, men igen er det ikke ved Pout = 26 dBm.

Krav 4: Antal grundtoner 4:Dette krav er indløst, da AD9911 har 4 kanaler indbygget og µC’en kan skrive til dem alle sammen.

Krav 5: Frekvensbånd 20 – 200 MHz:Dette krav er indløst da DDS’en har en fs=500 MHz og Nyquistgrænsen ligger ved 250 MHz.

Krav 6: Minimum opløsning af frekvensen 1 kHz:Dette krav er indløst, da AD9911 har en opløsning på 32 bit, hvilket vil sige

500MHz232bi t

=116.4mHz

Krav 7: -10 dB returnloss:Jeg har ikke haft mulighed for at måle dette krav til systemet, da NKTP ikke har en Network Analyzer. Men jeg tror ikke at det kan lade sig gøre når båndbredden er så høj som den er.

60

08-05-2023

RF-Driver

Krav 8: Gain flatness 1.5 dB:Dette krav er indløst, da forskellen mellem den største og laveste Pout præcis ligger på 1.5 dB.

Generelt:RF-Driveren lever ikke op til alle kravene, men det er kun et spørgsmål om justering af forstærkningen i DAC Bufferen og andre komponenter til anti-aliasingfilteret.

5.2 Den procesorienterede delProjektet er blevet afviklet fornuftigt og tidsplanen er blevet fulgt meget af vejen. Desværre er tidsplanen ikke rigtig blevet overholdt fra slutningen af april.Det endelige PCB skulle være designet færdigt og bestilt hos ELPRINT, men pga. en opdaterering i Pulsonix var der en udfræsning under LDMOS driveren der ikke kunne fortolkes af programmet og Bestillingen blev først gennemført d. 4. Maj og skulle have været bestilt d. 29. April.Den eneste komponent der ikke kunne fås andre steder end www.mouser.com blev forsinket og ankom først til NKTP, fredag d. 27. Maj og kunne først monteres søndag d. 29. Maj. Denne komponent er transformatoren der forbinder DDS’en og anti-aliasingfilteret. Så konklusionen og de endelige test samt rettelser kunne kun udføres 2 dage inden rapporten skulle afleveres.Så rent processorienteret har jeg lært at sørge for der er en stor tidsmargin hvad angår planlægning. (Rule of thumb, lav en tidsplan og gang den med PI).Jeg overvuderede desværre også mig selv mht rapportskrivning, da jeg havde regnet med jeg kunne have første udkast klar på 2 uger. Jeg skulle have haft den klar d. 13. maj, men havde den først klar d. 19 maj.

61

08-05-2023

RF-Driver

LitteraturfortegnelseFagbøger/fagdokumenter:

[Bowick, 2008] Chris Bowick. (2008). RF CIRCUIT design.

[Coleman, 2004] Christopher Coleman. (2004). Radio Frequency Engineering.

[DDS, 1999] Analog Devices, Inc. (1999). A Technical Tutorial on Digital Signal Synthesis.

[Hickman,2007] Ian Hickman. (2007). Practical RF Handbook.

[Mancini, 2002] Ron Mancini. (2002). Op Amps For Everyone.

[Pritiskutch, Hanson, 2000] John Pritiskutch, Brett Hanson. (2000). Understanding LDMOS Fundamentals.

[Stiles,2005] Jim Stiles. (2005). Two-Tone Intermodulation.

Datablade/application notes:

[AD8000,2005]Analog Devices.(2005). AD8000, 1.5 GHz Ultrahigh Speed Op Amp.

[AD9911,2006]Analog Devices.(2006). AD9911, 500 MSPS Direct Digital Synthesizer with 10-Bit DAC.

[ADG3304,2005]Analog Devices.(2005).ADG3304, Low Voltage, 1.15 V to 5.5 V, 4-Channel Bidirectional Logic Level Translator.

[AN1223,2007] ST.(2007).AN1223, RF power transistors: comparative study ofLDMOS versus bipolar technology

[AN1294,2009] ST.(2009). AN1294, PowerSO-10RF: the first true RF power SMD package.

[AT1284P,2009]Atmel.(2009).Atmega 1284p, 8-bit Microcontroller with 128K Bytes In-System Programmable Flash.

62

08-05-2023

RF-Driver

[CX2041,2010]Pulse.(2010).CX20xx, RF TRANSFORMERS Transformers for Wideband RF Applications.

[EVAL,2006]Analog Devices.(2006).EVAL-AD9911, Evaluation Board for 500 MSPS DDS with 10-Bit DAC

[MSA-0520,2008]Avago Technologies.(2008). MSA-0520, Cascadable Silicon Bipolar MMIC Amplifier.

[PD57006-E,2010] ST.(2010). RF POWER transistor, LdmoST plastic familyN-channel enhancement-mode, lateral MOSFETs.

63

08-05-2023

RF-Driver

Liste over figurerFigur 2 Milepæls plan...............................................................................................5Figur 1 RF-Driver blokdiagram.................................................................................5Figur 4, klasse A konfiguration................................................................................9Figur 5 VGS-Id..........................................................................................................9Figur 6 Klasse B konfiguration.................................................................................9Figur 7 Sin(x)/x envelope.......................................................................................13Figure 8 7. ordens Chebychev LP-Filter.................................................................14Figur 9 Amplitudeplot af LP-Filter..........................................................................14Figur 10 sampled signal.........................................................................................15Figur 11 Graf over VGS-Id.........................................................................................18Figur 12 Ækvivalens diagram for en modstand......................................................20Figur 13 Ækvivalens diagram for en kondensator..................................................20Figur 14 Ækvivalens diagram for en spole.............................................................20Figure 15 Blokdiagram digital design....................................................................22Figur 16 Blokdiagram af DAC interface..................................................................23Figur 19 blokdiagram over forstærker kaskade.....................................................24Figure 20 Footprint til PD57006-E..........................................................................26Figur 21 Insertion Loss i transformator..................................................................32Figur 22 Transformator forbundet til AD9911........................................................32Figure 23, 2 forskellige lavpasfiltre, øverst ideelt og nederst reelt........................33Figure 24 ideelt filter Reelt filter......................................................................33Figur 25 graf over Id/Vgs / temperatur...................................................................34Figur 26 Graf over frekvens,amplitude..................................................................35Figur 27 Pspice model af PD57006-E.....................................................................36Figur 28 graf over Vgs,Id........................................................................................36Figur 29 Simulations opstilling af Udgangstrin.......................................................37Figur 30 Graf over frekvens , THD.........................................................................37Figur 31 Graf over frekvens , amplitude................................................................38Figur 32 Første forstærkerkredsløb........................................................................40Figur 33 graf over frekvens , amplitude.................................................................41Figur 35 graf over frekvens , amplitude.................................................................42Figur 34 andet forstærkerkredsløb........................................................................42Figur 36 tredje forstærkerkredsløb........................................................................44Figur 37 graf over frekvens , amplitude.................................................................44Figure 38 endeligt forstærkerkredsløb...................................................................46Figur 39 graf over frekvens , amplitude.................................................................46Figure 40 Forstærkerkredsløb med anti-aliasingfilter............................................47Figure 41 graf over frekvens , amplitude...............................................................47Figure 42 graf over stabilitet.................................................................................48Figur 43 Opsætning af XP-IL..................................................................................49Figur 44 opsætning af LM317................................................................................50Figure 45 opsætning af MIC5209...........................................................................50Figur 46 graf over frekvens , Pout.........................................................................54Figur 47 graf over frekvens , Pout.........................................................................54Figur 48 graf over frekvens , amplitude.................................................................55Figur 49 graf over frekvens , Pout.........................................................................55Figur 50 graf over frekvens , THD%.......................................................................56Figur 51 graf over frekvens spektret.....................................................................57

64

08-05-2023

RF-Driver

Liste over tabeller Tabel 1..................................................................................................................11Table 2 Chebychev prototyper...............................................................................14Tabel 3 oversigt over spændings-..........................................................................25Tabel 4 Interbus – RS485 tranceiver – Atmega1284p............................................27Tabel 5 Atmega – AD9911.....................................................................................28Tabel 6 External profile pin....................................................................................29Tabel 7 Atmega1284p –.........................................................................................29Tabel 8 Atmega1284p –.........................................................................................30Tabel 9 Firmware funktions oversigt......................................................................30Tabel 10 Maximum ratings for PD57006-E.............................................................34Tabel 11 Spænding – kilde- regulator - forbruger..................................................51Tabel 12 Test af Firmware.....................................................................................53

65

DDS9911RS485

Transceiver

LP-Filter200 MHz

ATMEGA 1284

UART SPI

RF-forstærker20-200 MHz

12V3.3 V (I/O DDS)

1.8V (DDS)

-5V (op-amp)

12/24 V(RF forstærker)

24V

5V (uC samt op-amp)

Power- supply

d

08-05-2023

RF-Driver

BilagBilag 1. ProjektoplægDer er behov for en RF-Driver der kan generere 4 signaler fra 20 – 200 MHz. Output effekten for et enkelt signal skal være 26 dBm (400mW). RF-forstærkeren i RF-Driveren skal kunne levere outputtet fra 8 signaler, dvs. 35 dBm, så hardware kan udvides med flere DDS’er.

1) µC program til Atmega 1284pa) Der skal skrives en kommunikations protokol, der kan

kommunikere sammen med DDS’en via SPI.

2) Hardwarea) Der skal designes et digitalt kredsløb med uC, RS485 og DDSb) Der skal designes et LP-filter (anti aliasing)c) Der skal designes et analogt kredsløb med RF-forstærker. Den

skal kunne levere >35 dBm i båndet 20 – 200 MHz.

Bilag 2. Detaljeret tidsplan

66

08-05-2023

RF-Driver

Bilag 3. TestGui

Det grafiske interface til RF-Driveren er meget simpelt og nemt at bruge. Der er 4 kolonner der hver repræsenterer en kanal i DDS’en. Derudover er der 3 knapper.Reset knappen reset’er DDS’en, så registrene bliver sat til default værdier.Initialize knappen, reset’er DDS’en og sætter derefter registrene op, så DDS’ens multiplier er sat til 20x og VCO’en får 150 µA.Sluk knappen, slukker for enkelte dele af DDS’en, den slukker for ”clock generation”.Ellers fungerer programmet ved at værdier for henholdsvis frekvens og amplitude bliver sat og derefter sendt til DDS’en.

67

08-05-2023

RF-Driver

Bilag 4. DDS.c#include <avr/interrupt.h> // Define interrupt service#include <util/delay.h> // Define delay routines#include <stdlib.h>#include <stdio.h>#include "DDS.h" // Header file for DDS registers and prototypes#include "BitFields.h"#include "IOPorts.h" // Define structs used to simplify programming#include "UsartAVR.h" // Define Uart prototypes

char CSRbyte;

char FR1byte1;char FR1byte2;char FR1byte3;

char FR2byte1;char FR2byte2;

char CFRbyte1;char CFRbyte2;char CFRbyte3;

char RxBuf[20];unsigned char ucRxBufIndex;

/********************************************************************* Intterupt for receiving serial communication data *********************************************************************/ISR(USART1_RX_vect) // USART1 Receive Complete interrupt RxBuf[ucRxBufIndex]=ReadUSART1();

ucRxBufIndex++;

68

08-05-2023

RF-Driver

if(RxBuf[ucRxBufIndex-1]=='#')

ucRxBufIndex=0;

switch(RxBuf[0])

case '0':SetCH(RxBuf);break;

case '1':initDDS();break;

case '2':MasterReset();break;

case '3':if(pwr_dwn_ctl==1)pwr_dwn_ctl=0;else pwr_dwn_ctl=1;break;

/************************************************************************* Function used for setting the initial parameters of the DDS *************************************************************************/

void initDDS()

69

08-05-2023

RF-Driver

MasterReset(); // resets the DDS to default

CSRbyte = 0b11110010; // all channels inactive,1bit 3-wiremode

FR1byte1= 0b00100000; // defaultFR1byte2= 0b00000000; // defaultFR1byte3= 0b11010011; // 150uA, vco

gain high, PLL X 20FR2byte1= 0;FR2byte2= 0;

CS=0; // clear latch bitSPCR = SPI_ON; // enable SPI

SPDR = CSR; // writing to CSR register

while (!(SPSR & (1<<7))); // wait until finishedSPDR = CSRbyte; // writing

CSRbytewhile (!(SPSR & (1<<7))); // wait until finished*/SPDR = FR1; // writing

to FR1 registerwhile (!(SPSR & (1<<7))); // wait until finishedSPDR = FR1byte3; // writing last FR1bytewhile (!(SPSR & (1<<7))); // wait until finishedSPDR = FR1byte2; // writing second

FR1bytewhile (!(SPSR & (1<<7))); // wait until finishedSPDR = FR1byte1; // writing first FR1bytewhile (!(SPSR & (1<<7))); // wait until finishedSPDR = FR2; // writing

last FR1bytewhile (!(SPSR & (1<<7))); // wait until finishedSPDR = FR2byte2; // writing second

FR1bytewhile (!(SPSR & (1<<7))); // wait until finishedSPDR = FR2byte1; // writing first FR1bytewhile (!(SPSR & (1<<7))); // wait until finished_delay_ms(1); // short delay

70

08-05-2023

RF-Driver

CS=1; // set latch bitUpdate(); // I/O_Update@

DDS

/********************************************************************* Function used for setting frequency and amplitude ** on desired channel *********************************************************************/

void SetCH(char *RxBuf)

unsigned int f;unsigned int A;unsigned long int FTW;unsigned char CH = RxBuf[1];

////////////// Setting channel function bytes ///////////////////////

CFRbyte1= 0b00000000; // defaultCFRbyte2= 0b00000011; // DAC@Full scale

output currentCFRbyte3= 0b00000111; // Data alignbits

-12dB

////////////// Channel selection ////////////////////////

switch(CH)

case '0':CSRbyte = 0b00010010; // channel 0 selectbreak;

case '1':CSRbyte = 0b00100010; // channel 1 selectCFRbyte3= 0b00000000;break;

71

08-05-2023

RF-Driver



////////////// converting serial data //////////////////////////////

const char freq[]=RxBuf[2],RxBuf[3],RxBuf[4];f = atoi(freq); // conversion of

frequency in string //

representation to integer repFTW = f*8589930; // conversion from int

to binary // fullscale

2^31const char amp[] =RxBuf[5],RxBuf[6],RxBuf[7];A = atoi(amp); // conversion of

amplitude in string //

representation to integer repA= A*10.23; // conversion

from amp i percent to // 10bit

scale

////////////// Enabling SPI ///////////////////////////

CS=0; // clear latch bit

SPCR = SPI_ON; // enable SPI

72

08-05-2023

RF-Driver

////////////// Setting 1bit-3wire & ch selection//////////////////////////

SPDR = CSR; // writing to CSR register

while (!(SPSR & (1<<7))); // wait until finished SPDR = CSRbyte; // write CSRbyte while (!(SPSR & (1<<7))); // wait until finished

////////////// Setting Channel Function Register ////////////////////////

SPDR = CFR; // writing to CFR register

while (!(SPSR & (1<<7))); // wait until finishedSPDR = CFRbyte3; // writing last CFRbytewhile (!(SPSR & (1<<7))); // wait until finishedSPDR = CFRbyte2; // writing second

CFRbytewhile (!(SPSR & (1<<7))); // wait until finishedSPDR = CFRbyte1; // writing first CFRbytewhile (!(SPSR & (1<<7))); // wait until finished

////////////// Setting Frequency Tuning Word ////////////////////////////

SPDR = CTW0; // frequency tuning word register

while (!(SPSR & (1<<7))); // wait until finished SPDR = FTW >> 24; // write fourth byte while (!(SPSR & (1<<7))); // wait until finished

SPDR = FTW >> 16; // write third byte while (!(SPSR & (1<<7))); // wait until finished

SPDR = FTW >> 8; // write second byte while (!(SPSR & (1<<7))); // wait until finished

SPDR = FTW; // write first byte while (!(SPSR & (1<<7))); // wait until finished

////////////// Setting Amplitude //////////////////////////////////////////

SPDR = ACR; // write to ACR register while (!(SPSR & (1<<7))); // wait until finished

SPDR = 0b00000000; // write last byte

73

08-05-2023

RF-Driver

while (!(SPSR & (1<<7))); // wait until finishedSPDR = 16|(A>> 8); // write second byte

while (!(SPSR & (1<<7))); // wait until finishedSPDR = A; // write first byte

while (!(SPSR & (1<<7))); // wait until finished

////////////// finishing transmission & update DDS ///////////////////////// _delay_ms(1); CS=1; // set latch bit

Update();

/************************************************************************* Function used for loading CTW register with frequency,

** phase or amplitude. Used for modulation

*************************************************************************/

void SetCTW(unsigned char CTW, unsigned long int value)

/************************************************************************* Function used for reading FTW of selected channel in DDS

*************************************************************************/long int ReadFTW(char CH)

volatile long int FTW;

74

08-05-2023

RF-Driver

return FTW;

/************************************************************************* Function used for updating the DDS and loading registerdata ** into selected channel

*************************************************************************/void Update()

_delay_ms(1);IOUpdate=1;_delay_ms(1);IOUpdate=0;

void MasterReset()

MasterRst=1;_delay_ms(1);MasterRst=0; _delay_ms(250);

void LEDindic()

outRS485Out=1;_delay_ms(1500);outRS485Out=0;

75

08-05-2023

RF-Driver

Bilag 5. S-parametre for MSA-0520! MSA-0520 S AND NOISE PARAMETERS! Id=165mA LAST UPDATED 02-09-2011

# ghz s ma r 50

.005 .57 –38 5.25 165 .107 38 .67 –35

.025 .25 –90 3.42 160 .180 17 .29 –81

.050 .15 –111 2.97 163 .190 9 .18 –97

.100 .11 –138 2.80 166 .195 3 .11 –113

.200 .10 –152 2.75 163 .197 1 .10 –125

.400 .10 –152 2.72 152 .198 –2 .14 –123

Bilag 6. S-parametre for PD5706-E! PD57006 S AND NOISE PARAMETERS! Id=200mA LAST UPDATED 02-09-2011

# ghz s ma r 50

.005 1.000 -21 41.75 167 0.009 133 0.895 -8

.010 1.000 -27 40.44 163 0.0108 107 0.881 -13

.025 1.000 -42 36.69 154 0.016 73 0.840 -29

.050 0.953 -65 31.01 138 0.022 48 0.780 -52

.10 0.855 -104 21.59 112 0.030 20 0.677 -85

.15 0.823 -124 15.49 96 0.031 7 0.601 -101

.20 0.818 -136 11.84 85 0.031 -5 0.605 -113

.25 0.824 -144 9.54 75 0.031 -12 0.614 -118

.30 0.832 -150 7.85 67 0.029 -19 0.635 -126

76

08-05-2023

RF-Driver

Bilag 7. Skematik af RF-Driver (Digital kredsløb+transformer)

77

ø

08-05-2023

RF-Driver

Bilag 8. Skematik af RF-Driver (Anti-aliasing filter+forstærkerkredsløb)

78

08-05-2023

RF-Driver

Bilag 9. RF-Driver printudlæg

79

29

-04

-20

11

REV. 1

.1RF-Driver

08-05-2023

RF-Driver

Bilag 10. Tilladelse til copyright materiale[Direct Digital Synthesis (DDS) ] New message: "Copyright" [1PNSZr-98I-6M1][Direct Digital Synthesis (DDS) ] New message: "Copyright" [1PNSZr-98I-6M1] analogkidr [[email protected]] Sendt: 31. maj 2011 20:58 Til: Tobias Wilken

Analog Devices EngineerZone Copyright reply from analogkidr in Direct Digital Synthesis (DDS) - View the full discussion

OK, Tobias. Please indicate that the graph is Copyright Analog Devices, Inc., and that it is being used with our permission. Regards, Scott Reply to this message by replying to this email -or- go to the message on EngineerZone

Note: If you reply to this email, the entire email with the previous discussion and your signature will appear in the posted reply, so you may want to remove this prior to sending the email.

Start a new discussion in Direct Digital Synthesis (DDS) at EngineerZone

This email has been scanned by the MessageLabs Email Security System.For more information please visit http://www.messagelabs.com/email

80

08-05-2023

RF-Driver

Bilag 11. RF-Driver komponentlisteRF-Driver.V1 component listVer. 1.00

Qty Part Name Description Qty Value------------------------------------------------------------------------- 1 154 fuse 154 fuse holder + fuse 1 1AT 1 154 fuse 154 fuse holder + fuse 1 3AT 1 2-pin KK 2.54 2.54 KK header, 2.54mm pitch 1 1 2N7002 N-channel MOSFET, general purpose 1 1 30BQ040 Power schottky diode, 3A 1 1 3386P Bourns 3386P trimming potentiometer 1 2kR 1 4-pin KK 2.54 4-pin KK header, 2.54mm pitch 1 3 6-pin KK 2.54 6-pin KK header, 2.54mm pitch 3 1 AD8000 High-speed operational amplifier 1 1 AD9911 DDS 200 MHz 1 4 ADG3304 4 channel levelshifter 1.15 - 5.5 V 4 1 ATmega1284 ATmega1284 1 ATmega1284-AU 2 C 0805 Capacitor 0805 2 1nF 2 C 0805 Capacitor 0805 2 1uF 1 C 0805 Capacitor 0805 1 3pF 2 C 0805 Capacitor 0805 2 4.7uF 2 C 0805 Capacitor 0805 2 12p 5 C 0805 Capacitor 0805 5 15p 4 C 0805 Capacitor 0805 4 39p 1 C 0805 Capacitor 0805 1 47p 8 C 0805 Capacitor 0805 8 100n 5 C 0805 Capacitor 0805 5 100nF 3 C 0805 Capacitor 0805 3 220pF 4 C 0805 Capacitor 0805 4 330n 1 C 0805 Capacitor 0805 1 680p 1 Cap radial Ø10mm Electrolytic capacitor Ø10mm 1 470µF 25V 1 Crystal HC-49S SMD HC-49S SMD crystal 1 18.432 MHz 1 Crystal HC-49S SMD HC-49S SMD crystal 1 25MHz 1 CX2041 Balun 1:1 1-500 MHz 1

81

08-05-2023

RF-Driver

1 IDC 16-pin 16-pin IDC connector (8x2) 1 1 IDC 6-pin 6-pin IDC connector (3x2) 1 2 Inductor IDC5020 Inductor SMD 5016 2 1uH 1 Jumper 3 3-pin 2.54mm jumper header 1 1 L 0603 Inductor 0603 1 1uH 1 L 0603 Inductor 0603 1 56nH 2 L 0603 Inductor 0603 2 68nH 6 L 0603 Inductor 0603 6 150nH 1 L 0805 Inductor 0805 1 4µ7 1 LED 0805 SMD LED 0805 1 2 LED 0805 SMD LED 0805 2 Green 1 LM317 Adjustable voltage regulator 1 1 LM4040 Precision voltage reference diode 1 LM4040AIM3-4.1 1 Mate-N-Lok 2 R/A 2-pin Mate-N-Lok, right angle 1 1 MC78M05 5V Voltage regulator 1 1 MIC5209 Fixed Voltage regulator 1 MIC5209-3.3YS 1 MSA-0520 RF amplifier 1 3 NFE61P 2606 size t-filter 3 1n 1 NTC 2381 NTC thermistor series 2381 1 10k 1 PD57006-E RF N-channel FET 1 1 PRLL5818 Schottky diode 1 1 R 0603 Resistor 0603 1 0R 2 R 0603 Resistor 0603 2 1kR 1 R 0603 Resistor 0603 1 1.8k 2 R 0603 Resistor 0603 2 4k7 1 R 0603 Resistor 0603 1 10k0 1 R 0603 Resistor 0603 1 15R 1 R 0603 Resistor 0603 1 47R 1 R 0603 Resistor 0603 1 56R 1 R 0603 Resistor 0603 1 100kR 3 R 0603 Resistor 0603 3 100R 1 R 0603 Resistor 0603 1 120R 1 R 0603 Resistor 0603 1 270R 1 R 0603 Resistor 0603 1 300R 1 R 0603 Resistor 0603 1 330R 1 R 0603 Resistor 0603 1 620R 1 R 0805 Resistor 0805 1 1k00 1 R 0805 Resistor 0805 1 4k70

82

08-05-2023

RF-Driver

1 R 0805 Resistor 0805 1 6k80 1 R 0805 Resistor 0805 1 10k0 3 R 0805 Resistor 0805 3 100k 5 R 0805 Resistor 0805 5 300R 4 R 0805 Resistor 0805 4 470R 2 R 0805 Resistor 0805 2 680R 4 R 1210 Resistor 1210 4 512R 1 SM712 Semtech TVS diode for RS-485 1 1 SMA coax R/A Tyco 5-1814400-1 1 1 SMBJxx Tranzorb 1 SMBJ15A 1 SN75HVD1176 RS485/RS422 transceiver 1 4 Tantal case C Tantalum capacitor, Case C 4 10µF 20V 1 Tantal case D Tantalum capacitor, Case D 1 47u 1 Tantal case E Tantalum capacitor, Case E 1 47u 1 XP-IL DC-DC converter, 2W 1

83

Rapport titel - DTU Electronic Theses and...

Documents

Transcript of Rapport titel - DTU Electronic Theses and...