Lattice iCECube2 软件简明教程 - Hi FPGA

Lattice iCECube2 软件简明教程

Stephen Zeng

Lattice Semiconductor Confidential Page: 2

主题

软件下载及license申请

器件支持

软件流程

细节讲解

http://www.siliconbluetech.com/test/index.php


软件下载及license申请

软件下载：进入Lattice官方网站 www.Latticesemi.com



器件支持

红色框框住的所以器件，目前版本都支持；

绿色框框住的LP4K和HX4K,目前的软件版本仅支持外部SPI FLASH加载方式。

LP640和HX640 产品已经取消。



软件流程

新建项目

导入或编辑HDL文件

综合

约束

布局布线

仿真

下载

全是按钮式的操作！



软件流程从HDL输入到生成下载文件

整个过程很简单而有效

项目流程管理 HDL 及约束文件输入

用Synplify Pro进行综合

可在此处做时序及管脚的约束

iCECube2 物理实现工具

布线(Routing)，平面规划

（Floorplanning），管脚约束

（Pin Constraints），功耗分析

(Power Estimation)，封装查看

(Package View)

静态时序分析工具

最坏(Worst)，最好(Best)，普通

(Typical) 环境下的预估

支持ModelSim仿真及ActiveHDL仿真

器件的编程和下载



新建项目工程工程名字

工程路径

选择器件家族

资源封装

选择器件温度等级

工业级或商业级

Core电压的选择

Bank电压的选择

静态时序分析

模型选择



导入或编辑HDL文件

选择好源程序“divn.v”和管脚约束文件“divn.pcf ”之后点“ Finish ”按钮进入下一个界面。



综合

可以查看到导入的

源文件和管脚约束文件。

双击Launch Synthesis Tool

进入Synplify Pro 界面

新建约束文件

综合执行

综合后可查看RTL级电路

查看综合报告

快速的时钟约束



约束新建约束文件，选择

Constraint File(Scope)…

弹出Create New Scope File

对话框，点“OK”

进入约束界面，在这里可以对时钟，输入输出，延时，I/O标准等做约束，约束完成之后点保存

关闭Synplify Pro之后可以看到Constraint Files栏增加了一个.sdc文件，即刚刚做的约束文件



布局布线双击“Run All”按钮，软件会自动跑完剩下的步骤，并产生下载文件。

点击进入管脚分配界面

点击进入平面规划

点击进入封装视图

点击进入功耗分析

点击进入时序分析

点击进入编程界面

点击进入仿真界面



仿真

布局布线后会产生时序仿真用的文件***_sbt.v/***_sbt_VHD /***_sbt.sdf,这些文件放在“ ***_Implmnt/sbt/output/simulation_netlist” 目录下。

仿真可以用ModelSim或者ActiveHDL来做，在此略过。



下载

如果设计已经符合要求

（通过仿真得知），即

可进入下载界面。

点击进入Programer界面。

选择下载线

选择FLASH型号

点击“ ”到下一个

对话框选择下载文件及文件格式

点击“ ”执行下载

点击“ ”

进入iCEchip软件



iCEchip软件点“ ”查看是否连接上硬件

选择芯片型号

烧录方式

SPI FLASH 方式

打开.HEX文件

选择FLASH型号

点 FLASH Memory

如果是烧录NVCM方式

打开.NVCM文件

检查芯片是否为空

烧录NVCM



THANKS！


Lattice iCECube2 软件简明教程 - Hi FPGA

Documents

Transcript of Lattice iCECube2 软件简明教程 - Hi FPGA