GT ÑIEÄN TÖÛ CÔ BAÛN · 2015. 8. 4. · Co v t V vV. 18 1. Nghieäm thuaàn nhaát ( töï...
Transcript of GT ÑIEÄN TÖÛ CÔ BAÛN · 2015. 8. 4. · Co v t V vV. 18 1. Nghieäm thuaàn nhaát ( töï...
1
GT ÑIEÄN TÖÛ CÔ BAÛN
Ch10. CAÙC PHAÀN TÖ ÛTÍCH TRÖÛ NAÊNG LÖÔÏNG
2
8.1 Ñaïi Cöông
ÔÛ caùc chöông treân, ta xeùt keát quaû daùp öùng ngoõ ra theo taùc ñoäng ngoõ
vaøo trong thôøi gian xaûy ra nhanh voâ haïn, hoaëc xeùt trong cheá ñoä tónh.
Trong thöïc teá, ñaùp öùng cuûa maïch ñieän coøn tuyø thuoäc thôøi gian, vaø
thôøi gian treå ñoù thöôøng coù yù nghóa quan troïng nhö seõ xeùt ñeán sau
ñaây.
Thí duï, xeùt maïch treå vaø söï quan troïng cuûa thôøi gian trong bieåu thò
ñaùp öùng cuûa maïch goàm hai maïch ÑAÛO (Inverter – Not) ôû H. 8.1
sau
H.8.1
Ñaùp öùng ngoõ ra laø ñaùp öùng lyù töôûng, ñaùp öùng treå coù daïng nhö H. 8.2
voB
voA
vi
3
Ñaùp öùng thöïc teá- Ñaùp öùng quan saùt:
vi
voA Ñaùp öùng lyù töôûng ( mong muoán)
Ñaùp öng quan saùt
voB
Ñaùp öùng lyù töôûng
Ñaùp öùng quan saùt
Treå
4
Ñeå giaûi thích tính chaát thôøi gian cuûa ñaùp öùnh maïch, ta phaûi ñöa theâm vaøo
hai phaàn töû môùi laø tuï ñieän vaø cuoän caûm.
Vôùi MOSFET ta coù ñieän dung lieân cöïc CGS
nhö ñieãn taû ôûH. 8.3
Cöïc thoaùt D
Cöïc coång MOSFET keânh n
D
G
Cöïc nguoàn S
CGS
S
Chuù yù: Vôùi BJT coù hai tuï lieân cöïc Cbe
vaø Cbc
.
keânh n
p Silicon
OxidKim
loaïiï
n
n
5
8.2 Tuï ñieän
1. Tuï ñieän
Trò soá ñieän dung A
: haèng soá ñieän moâi töông ñoái
A tieát dieän baûng kim loaïi ( m2)
d khoaûng caùch hai baûng cöïc(m) d
Ñaëc tính cuûa tuï ñieän
Tuï ñieän laø linh kieän tích tröû naêng löôïng, laø linh kieän nhôù ( memory device)
A
C Fd
+
+
+
+
+
+
-
-
-
-
-
-
Ñ
i
eä
n
m
oâ
i
q Cv
C F V
dq dvi C
dt dt
21
2E Cv
6
Various types of capacitor A capacitor is an electronic device for storing charge. Capacitors can be found in almost any complex electronic device. They are second only to resistors in their There are many different types of capacitor but they all work in essentially the same way. A simplified view of a
• Ảnh hưởng điện trường và thông lượng
7
• Điện dung cổng MOSFET
• Điện dung cổng – kênh được tính gần đúng:
• trong đó là hằng số điện môi của oxid silic , d
là bề dày của lớp oxid silic, L là độ dài kênh, và W là độ
rộng kênh. Tích số WL là điện tích cổng.
8
ox oxS WL
d d
3,9ox o
• Vì số điện tích của cổng trải dài kênh nên ta có
• trong đó
N nnlà điện dung cổng – kênh trên đơn vị diện tích của
cổng MOSFET
• Ta có mạch tương đương của mạch inverter MOSFET
như hình sau:
9
oxGS ox
WLC C WL
d
oxoxC
d
• Thí dụ: Hảy tính trị số điện dung CGS của các MOSFET có
kích thước sau ( hình) , tất cả cùng có Cox = 4fF/
• Các MOSFET M3, M4, M5 : có trị sô điện dung là 48 fF, vì
đều có cùng điện tích 12 ,
• M6 có điện dung lớn nhất 144fF
• M2 có điện nhỏ nhất 36fF
• M1 có điện dung 64fF và M7 có điện dung 108 fF. 10
2m
2m
8.4 Maïch RC nối tiếp
Phaân tích maïch RC sau ( H.8.5)
AÙp duïng KVL cho:
Giaû söû coù:
( Vo
cho tröôùc) H.8.5
Giaûi cho:
vCtc
(t) = vCtd
(t) + vCxl
(t)
C I
C
c I
Ri t v t v
dv tRC v t v
dt
0
I I
C o
v t V
v V
11
+
-vI(t)
10Vvc(t)C
i(t)
+
R
12
8.3 Cuoän caûm
Trò soá ñieän caûm loõi töø
L ( H – Henry)
Ñaëc tính cuoän caûm
daây ñoàng
Cuoän daây coù tính tích tröû naêng löôïng ñieän, cuoän daây laø linh kieän nhôù.
Chuù yù: Tuï ñieän coù tính nhôù theo ñieän theá
Cuoän caûm coù tính nhôù theo doøng ñieän
div L
dt
21
2E Li
13
• Tự cảm do dây nối
• Điện dung và cuộn cảm dây nối trong IC
14
• Với các hình dạng trên , ta lần lượt có:
• và cả hai cách nối cho:
• Thí dụ: Xét cách kết nối trong IC theo hình 27, có W
= 2 , G = 0,1 , và . Hảy tính điện
dung và tự cảm trên đơn vị chiều dài.
Tính được theo công thức (9.53) và (9.54) trên:
15
m m 3,9 o
690 / 0,69 /
63 / 63 /
C pF m fF m
L nH m fF m
• Thí dụ 2:
• Xét mô hình bản mạch in có điện dẫn hình trụ trên một
mặt phẳng như ở hình 28. Cho R = 0,5mm, H =2 mm,
và . Tính điện dung và tự cảm trên đơn vị choiều
dài.
• Giải:
• Áp dụng hai công thức (9.55) và (9.56) lần lược tính
được kết quả sau:
16
o
27 /
410 / .
C pF m
L nH m
17
8.4 Maïch RC
Phaân tích maïch RC sau ( H.8.5)
AÙp duïng KVL cho:
Giaû söû coù:
( Vo
cho tröôùc) H.8.5
Giaûi cho:
vCtc
(t) = vCtd
(t) + vCxl
(t)
C I
C
c I
Ri t v t v
dv tRC v t v
dt
+
-vI(t)
10Vvc(t)C
i(t)
+
R
0
I I
C o
v t V
v V
18
1. Nghieäm thuaàn nhaát ( töï do)
2. Nghieäm xaùc laäp ( cöôõng böùc)
Giaûi phöông trình coù veá sau:
Coù theå thay theá vc(t) vaø vaø giaûi tìm trò soá cuûa A, hoaëc coù theå lyù luaän ôû cheá ñoä
xaùc laäp (hay cheá ñoä döøng) khi t voâ haïn hay dvc(t) / dt 0, neân cho:
0
0
,
c
c
c c
c
c
pt t
ctd
dv tRC v t
dt
dv t v t
dt RC
dv t dt
v t RC
v t Ae Ae RC
C
c I
dv tRC v t V
dt
( )cxl t Iv V
19
Vaäy nghieäm toång coäng:
Xaùc ñònh A:
Thay vaøo laïi vc(t) ñöôïc:
Xaùc ñònh trò soá doøng ñieän:
Ñieän theá qua ñieän trôû R:
Ctc Ctd Cxl
t
I
v t v t v t
Ae V
0C o
I o o I
v V
A V V A V V
t
C I o I
t
i f i
v t V V V e
V V V e
C o I t
C
dv t V Vi C e
dt R
to IR
t
o I
V Vv t Ri t R e
R
V V e
20
Ñaùp öùng ñieän theá hai ñaàu tuï: vc(t)
VI
Vo
0 RC t
Neáu vc(0) = 0, phöông trình cho:
t
C I o Iv t V V V e
0
1
t
C I I
t
I
t tI I
t
R I
v t V V e
V e
V Vi t C e e
RC R
v t Ri t V e
• Tụ nạp điện (Charging a Capacitor)
21
Đường cong nạp
22
23
Khi VI
= 0
Tuï xaõ, ñieän theá hai ñaàu tuï giaûm daàn töø VI
( trò tuï naïp ñaày deán 0 theo haøm muõ:
vC(t)
VI
ta coù ñaùp öùng theo h.
0 RC t
Do ñoù , neáu ta taùc ñoäng vaøo maïch RC moät chuoåi xung, ñaùp öùng ngoõ ra:
vC(t)
t
t t
c Iv t Ae V e
• Đường cong nạp – xã (tích - phóng)
• Tại t = 0, 693 ta có trị 50% 24
25
26
8.5 Maïch RL
Töông töï nhö phaân tích maïch RC, ta coù:
Ta coù nghieäm thuaàn nhöùt (töï do):
0I L
L I
div i R L
dt
diL i R v
dt
+
-
vIiL(t) L
i(t)
R
-
+
vL
,
,
0 0
1 1
t
Ltd
tI ILxl Ltc
I IL
R L ttI IL
Li t Ae
R
V Vi t i t Ae
R R
V Vi A A
R R
V Vi t e e
R R
27
Vaø:
Giản đồ nạp xả của mạch RL tương tự như của mạch RC nhưng với doøng
ñieän thay vì vôùi ñieän theá.
Khi cho chuoåi xung vaøo, ta coù ñaùp öùng ra laø chuoåi xung nhoïn.
1R L t
R Iv t Ri t V e
R L t R L tIL I
di V Rv L L e V e
dt R L
28
8.5. Truyeàn treå vaø maïch soá
Xeùt maïch logic goàm hai coång ñaûo
Ta coù maïch töông ñöông 01 taïi B:
Giaû söû vB(0) =0 khi t =0 vaø t > 0
AÙp duïng coâng thöùc ñieän theá hai
ñaàu tuï CGS
:
voB
voA
vi
Vo2
+
Vs
Vs
vo1
viB
VI
-
RL
RL
CGS
+
-=Vs
vI
vBCGS
i(t)
+
RL
0 L GSt R C
B S Sv V V e
29
Tìm thôøi gian leân tr
ñeå vB
= VOH
.
Hay vB
vOH
Tính tr:
0 tr
t
Thí duï: Cho RL
= 1 K , CGS
= 0,pF, VS
= 5V, VOH
= 4V
L GSt R C
OH S Sv V V e
ln
ln
L GSt R C S OH
S
S OHr L GS
S
SL GS
S OH
V Ve
V
V Vt R C
V
VR C
V V
3 12 5 41.10 0,1.10 ln
5
0,16
0,1
rt
ns
RC ns
30
Thôøi gian xuoáng tfkhi 10
Maïch töông ñöông khi 1 0 taïi B
Do MOSFET daãn, tuï xaõ ta coù maïch:
Thôøi gian treå tf
khi vB
giaûm ñeán VOL
cho:
,ONTH S ON L ON
ON L
RV V R R R
R R
+
-
Vs
+
RL
-
RONvBCGS
+
-
-
VTH
vBCGS
i(t)+
RTH
ln ln
f TH GS
f TH GS
t R C
OL TH S TH
t R C OL TH
S TH
OL TH S THf TH GS TH GS
S TH OL TH
V V V V e
V Ve
V V
V V V Vt R C R C
V V V V
31
Thí duï:
Vôùi MOSFET coù: RL
= 1k , RON
= 10 , VS
= 5 V, CGS
= 0,1 fF, VOH
= 4 V
VOL
= 1 V, VTH
= 0V.
Tính ñöôïc:
Chuù yù:
Ñeå coù toác ñoä cao, töùc caùc tr
vaø tfphaûi nhoû R
Lnhoû vaø
RONnhoû
12 121 0 110 0,1.10 ln 10 0,1.10 ln
5 0 5
1,6
1
ft
ps
RC ps
32
Thí du 2ï:
Cho maïch goàm hai coång Inverter noái tieáp nhau nhö ôû hình 8.1, nhöng
laàn löôït tính ñöôïc:
Vôùi MOSFET coù: RL
= 10k , RON
= 10k , VS
= 5 V, CGS
= 100 fF, VOL
= 1 V, VOH
= 4V.
315
2
9
3 15
2
9
1 55
1 10 11
10 1 10
10 1 11
10.10 1 5 11ln 100.10 ln
11 5 5 11
10 3ln 0,1928
11 25
4 5ln 10.10 100.10 ln
5 5 11
1110 ln
50
ONTH S
ON L
L ONTH
L ON
OL THf TH GS
S TH
OH Sr L CG
S TH
RV V V
R R
R RR k k
R R
V Vt R C
V V
ns
V Vt R C
V V
1,5141ns
33
Thí duï 2: AÛnh höôûng ñoä daøi daây noái trong chip VLSI
Giaû söû daây noái giöõa hai coång INVERTER ñoái nhau vaø daøi 1 cm. Keát quaû
daây noái daøi taïo neân tuï ñieän vaø ñieän trôû. Thôøi gian treå RC naøy lôùn thôøi gian
treå RC cuûa caùc Inverter noái nhau vôùi daây ngaén hôn.
Xeùt maïch sau:
Vôùi :
vIN1
Vs
vo2
Vs
RL
RON
vo1
RONCGS1
Rw
RL
Cw CGS2
vc
2
W
W o
W W o o
LR R
W
C LWC
LR C R LWC L R C
W
34
Vôùi:
L = 1000/um, W = 1 /um, R = 2 , Co = 2pF/um2.
Tính ñöôïc:
Maïch töông ñöông cho:
vôùi VOH
= 4V, VOL
= 1V , RL
= 10k, RON
= 1k vaø CGS2
= 100fF, Vs = 5V
Keát quaû:
Thôøi gian treå lôùn hôn khi khoâng coù aûnh höôûng daây noái trong VLSI
3 12
1000 2 2
1000 2 2
2.10 2.10 4
W
W
W W
R k
C fF pF
R C ns
+
-
-
VTHCGS2+Cw
i(t)
RTH+Rw
vc
+
2
3 15
2
ln 11/ 50
10 2 .10 100 2000 .10 ln 11/ 50
38,15
3 25
12,9
GSf L w w
r L ON W GS w
t R R C C
ns
t R R R C C ln
ns
35
8.6 Traïng thaùi vaø nhôù
Nhôù laïi maïch RC cho:
vI
vC
VI
VI
vC=V
I+ ((v
c(0)-V
I)e
-t/RC
vC(0)
t > 0 0 t t
+
--
vI C
i(t)
vc
+
R
0 t
C I C I
t
f i f
v t V v V e
V V V e
VI bieân ñoä xung, V
itrò ban ñaàu, V
ftrò cuoái
36
Löu yù, ñieän theá tuï ñieän taïi laø ñoäc laäp vôùi daïng cuûa ñieän theá vaøo
tröôùc t = 0. Thay vaøo ñoù, noù chæ phuï thuoäc vaøo ñieän theá tuï ñieän taïi t = 0,
vaø ñieän theá vaøo ôû .
Traïng thaùi laø toùm taét nhöõng ngoõ vaøo xaùc ñaùng ñaõ qua ( quaù khöù) ñeå döï
ñoaùn töông lai.
Vôùi:
q = CV
vôùi tuï ñieän tuyeán tính ,
ñieän theá tuï ñieän V cuõng laø bieân traïng thaùi
thöïc teá laø bieán traïng thaùi
Trôû laïi bieåu thöùc cuûa maïch RC:
Toùm taét ngoõ vaøo xaùc ñaùng quaù khöù ñeå döï ñoaùn töông lai
0t
0t
0 ,
0
C C I
t
C I C I
v t f v v t
v t V v V e
37
Ta thöôøng quan taâm ñeán ñaùp öùng maïch vôiù:
Traïng thaùi zero vC(0) = 0
Ngoõ vaøo zero vI
(t) = 0
Töông öùng:
Ñaùp öùng traïng thaùi zero hoaëc ZSR (Zero state response):
Ñaùp öùng vaøo Zero hoaëc ZIR ( Zero input response):
t RC
C I Iv V V e
0 t RC
C Cv v e
38
8.7. Bộ nhớ số
Tröôùc tieân ta chöùng toû khía caïnh cuûa tuï ñieän C vaø cuoän caûm L taïo
neân boä nhôù baèng caùch duøng khaùi nieäm traïng thaùi ñöôïc duøng trong
laõnh vöïc töông töï.
Ñaëc tính nhôù cuõng ñöôïc duøng trong laõnh vöïc soá ñeå caáy vaøo boä nhôù soá
baèng caùch duøng khaùi nieäm töông töï traïng thaùi soá.
1. Khaùi nieäm traïng thaùi soá
Thí duï:
Xeùt coäng saùu soá treâm maùy tính tay sau:
2 + 9 + 6 + 5 + 3 + 8 duøng phím
Thí duï 2:
Tính (a x b) + ( cx d)
Trò soá löu tröû trong boä nhôù ñôn giaûn laø bieán traïng thaùi soá töông ñöông
nhö trò soá bieán traïng thaùi töông töï treân tuï ñieän.
M+
39
2. Toùm löôïc phaàn töû nhôù soá
dIN
store
dOUT
nhôù 1
Nhôù ngoõ vaøo khi store leân möùc cao. Gioáng nhö camera ghi vaøo (dIN
)
khi ngöôøi duøng aán nuùt môû maøn traäp. Giaù trò ghi ñöôïc nhìn taïi dOUT
.
dIN
Store M
dout
40
3. Thieát keá phaàn töû nhôù
A. Maïch thöû laàn ñaàu
Phaàn töû nhôù
vC
trò soá löu tröû 5V
luoân bò ró
VOH
Ñoä roäng xung store >> RON
C
T t
store
storage node dOUTdIN
C
=1store
storage node dOUTdIN
C
=0store
storage node dOUTdIN
C RL
5.
ln5
Lt R C
C
OHL
v e
VT R C
dOUT*
store
dIN
CM
41
Maïch thöû laàn hai
Ñeå coâ laäp tuï vôùi vôùi maïch ñoïc trò soá nhôù, maïch buffer theâm vaøo raát coù lôïi.
RIN
>> RL,
Maïch toát hôn, nhöng coøn chöa hoaøn haûo.
Ñeå traùnh tuï bò ró ta maéc theâm RP:
buffer=0store
RIN
dOUTdIN
CM RL
ln5
OHIN M
VT R C
buffer=0store
RIN
dOUTdIN
CM RL
Rp
42
C. Maïch thöû laàn ba- Boä nhôù tónh
Ñeå khaéc phuïc söï rỉ cuûa tuï, ta cuøng hoài tieáp vaø coâng taéc ñaûo storage
buffer + refresh
Khi ngoõ ra phaàn töû nhôù leân möùc 1, coâng taéc ñoùng vaø cho moät doøng
ñieän tích nhoû vaøo nuùt storage ñeå buø söï rỉ cuûa tuï. Vì noù naïp ñieän vaøo
nuùt neân coâng taéc naøy ñöôïc goïi laø coâng taéc naïp (trickle switch). Ñieän
trôû ON cuûa coâng taéc naïp lôùn hôn ñieän trôû coâng taéc nhôù, ñeå ngoõ vaøo
naïp coù theå deã daøng laøm taêng naêng suaát bôûi ngoõ vaøo dIN
.
Giaù trò beân ngoaøi khoâng aûnh höôûng ñeán nuùt nhôù.
Boä nhôù ñöôïc goïi laø phaàn töû nhôù tónh 1-bit hay maïch choát-D tónh.
/Storage
buffer=0store
RIN
dOUTdIN
*
CM
43
D. Maïch thöû thöù tö
Ñeå coâ laäp ngoõ ra vôùi taûi baèng coång daûo
buffer + decoupled refresh
dOUT
/store
store
dIN
*
CM
44
Sô ñoà: Boä nhôù 4-bit(4-bit Memory dIN
Decoder store
Address
dOUT
ao a1 2
Address
IN store OUT
aoa1
IN D
C
B
A
OUT
A
B
C
D
MOSFET
MOSFET
MOSFET
MOSFET
00
01
10
11
dIN
S MdOUT
dIN
S M
dOUT
dIN
S M
dOUT
dIN
S M
dOUT
M
45
Sơ đồ RAM ( dung lượng C = 2m X2n)
46
Vaøi maïch logic tuaàn töï
Maïch logic tuaàn töï laø maïch khoâng chæ tuaân theo caùc ñònh
luaät ñaïi soá Boole, maø coøn phaûi tuaân theo traïng thaùi quaù
khöù (tröôùc ñoù) cuûa maïch. Tính nhôù( löu tröû traïng thaùi)
Caùc maïch logic tuaàn töï thöôøng gaëp laø: RS flip-Flop, JK
Flip-Flop, T-Flip-Flop, D – Flip Flop…
47
IV. Mạch logic tuần tự
1.Mạch FlipFlop• SR-FF
Q
Q
R
S
Q
Q
R
S
48
FlipFlop SR-FF Bảng chân trị
Q
Q
R
S
Q
Q
R
S
S R Q+ function
0 0 Q- store
0 1 0 reset
1 0 1 set
1 1 X inhibit
49
Mạch SR-FlipFlop và bảng trạng thái
OutputsInputs
S
R
Q
Q
S R
0
0
1
1
Q
0
1
0
0
Present state
Reset
Set
Disallowed
50
Giản đồ thời gian RS flip-flop
0
0
0
0
0
0
0
1
0
0
0
1
0
0
1
0
0
0
1
1
0
0
0
0
0
1
1
1 0 1
S R QTime
R
1
Flip-flopis reset
Flip-flopis set
Flip-flopis reset
(but Q = 0)already
0
1
01
0
S
Q
Flip-flopis set
51
RS flip-flop với các ngõ enable,
preset, và clear
Q
QS
R
E
Preset (P )
Clear (C)
Preset
Enable
Clear
Q
S
R
Timing diagram
52
Mạch D flip-flop :
Sơ đồ chức năng, ký hiệu, và giản đồ
thời gianD
Q1
Q =Q2
CLK
Timing diagram
Device symbol
D S1
E1
Functional diagram
R1
Q1
S2
E2
R2
Q2
Q
Q
Q1
Q2
CLK
Q
Q
D
CLK
53
Mạch chốt(Data latch) và giản đồ thời gian
Enable
D
Q
EnableD
E
Q
R
S
Q
Q
E
D
Q
54
• JK- Flip Flop
4027
S7
J6
CP3
K5
R4
QN 2
Q1
55
Ký hiệu xung kích ( xung nảy)
• Nảy bằng mức cao của xung:
= 1
• Nảy bằng cạnh lên (hướng dương) của
xung:
=
• Nảy bằng cạnh xuống (hướng âm) của
xung:
=
56
• Do có mắc các cổng ở ngõ vào như sau:
a.Nảy ở cạnh lên: b.Nảy bởi cạnh xuống
CK /CK Vo
ck CK
/ck /CK
tp tp
Vo Vo
a. Nảy bởi cạnh lên b. Nảy bởi cạnh xuống
57
JK flip-flop : sơ đồ chức năng và
ký hiệu linh kiện
Device symbol
Q
Q
J
K
JS
1
Functional diagram
E1
Q1
S2
E2
Q2
Q
Q
Q1
Q2
R1 R
2
Master Slave
CLK
K
CLK
58
Bảng chân lý của JK flip-flop
Jn
J
CLK
Q
JK flip-flop
KnQ
n +1
Qn
0 (reset)
1 (set)
Qn (toggle)
K
Q
0
0
1
1
0
1
0
1
59
• JK-Flip Flop
J Q
CK
K /Q
Khắc phục trạng thái
S = R = 1 bị cấm,
trở thành J = K = 1
các ngõ ra bị đảo
( togle).
JK-FF có rất nhiều
ứng dụng trong kỹ thuật số.
JK-FF CK J K Q /Q
0 x x Qo /Qo
0 0 Qo /Qo
0 1 0 1
1 0 1 0
1 1 /Qo Qo
60
JK-Flip Flop với Preset (hoặc S) và Clear (hoặc R)
SJCPK
R
QN
Q
PRE CLR CK S R Q /Q
0 0 x x x * * Nonstable
0 1 x x x 1 0
1 0 x x x 0 1
1 1 1 0 0 Qo /Qo Hold
1 1 1 0 1 0 1 Reset
1 1 1 1 0 1 0 Set
1 1 1 1 1 /Qo Qo Toggle
SJCPK
R
QN
Q
61
• D-Flip Flop và T- Flip Flop
CK
T S7
J6
CP3
K5
R4
QN 2
Q1
CK
D S7
J6
CP3
K5
R4
QN 2
Q1
62
D-Flip Flop
Ứng dụng D-FF : bộ truyền số liệu, bộ ghi dịch.
CK Dn Qn+1
0 x Qn
1 0 0
1 1 1
DS
JCPK
R
QN
Q
SD
CP
R
QN
QS
D
CP
R
QN
Q
63
• T-Flip Flop
T J Q
Ck
K /Q
T-FF được sử dụng
trong thiết kế các mạch đếm ( counter)
( xem lại chương 8. IC)
T-FF
CK Tn Qn+1
0 Qn
1 /Qn
64
Sơ đồ chân các IC FlipFlop thường gặp
65
Flip-Flop Types with State Tables
66
2.Mạch đếm ( counter) ký hiệu,bảng
trạng thái và giản đồ thời gian
3-bit binary counter
Functional representation of binary counter
Timing table
StateInput pulsesReset
Clockinput
b2 b1 b0
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
b 0b 1b 2
Clock
b0
t
Timing diagram
b1
b2
t
t
t
67
Mạch đếm 10
Clock
0
1
2
3
4
5
6
7
8
9
10
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
b3Input pulses b2 b
1b
0
Reset
4-bit
binary
counter
Reset
b0
b1
b2
b3
68
Mạch đếm không đồng bộ
( Ripple counter)
1 1 1
Clock
input
0
0
0
0
1
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
Input Q3
Q2
Q1
1
J
CLK
Q1
K
Q J
CLK
Q2
K
Q J
CLK
Q3
K
Q
1 1
69
Mạch đếm không đồng bộ
70
• Dạng sóng mạch đếm
71
Mạch đếm đồng bộ 3- bit
1 T Q 0
Q 0
Clock
input
Q2
Q1
Q0
T Q 1
Q1
T Q 2
Q 2
CLK CLK CLK
72
Mạch đếm nhị phân 3-bit và giản đồ trạng thái
T 3 Q 3
Q 3
T 2 Q 2
Q 2
CLK
T 1 Q 1
Q 1
001 010 011
111 110 101 100
000
1
73
Sơ đồ trạng thái mạch đếm lên - xuống 4 bit
00
01
10
11
74
Mạch đếm vòng (Ring counter)
input
Init
Q 3S
R Q3
CLK
PR
Q1 Q0
Q2S
R Q2
CLK
CLR
Q1S
R Q1
CLK
CLR
Q0S
R Q0
CLK
CLR
Q2Q3
Clock
75
• IC đếm thường gặp
• Đếm 10 Đếm 12 Đếm 16
76
3.Mạch ghi dịch song song 4 – bit (Four-
bit parallel register)
Q0
b0
“Load”input
b1 b2 b3
Q1
Q2
Q3
D Q1
D Q2
D Q3
CLK CLK CLK CLK
D Q0
77
Mạch ghi dịch 4-bit (Four-bit shift
register)
b1
Q3Q1 Q2
Q0
DSerial
output
Serial
input
Clock
input
Q0
Q1D Q
2D Q
3D
CLK CLK CLK CLK
78
• IC Ghi dịch thông dụng
vào song song-ra nối tiếp Phổ dụng
79
Sơ đồ RAM dùng MOS
80
• IC RAM
81
DRAM ( Dynamic RAM-Dynamic MOS cell)
• Khác với SRAM ( Static RAM) gồm 1 tế
bào nhớ là FlipFlop MOS.
• DRAM 1 tế bào nhớ là 1 tụ MOS , khi nạp
đầy là mức cao, khi xã hết là ở mức thấp.
Word line
D
C T
82
7.Cấu trúc 1 hệ thống nhận và điều khiển
User
Sensor
signals
To
displays
To
actuators
Signal interface
Signal interface
SoftwareCommunication
links
Other computers
and instrumentation
systems
Microcomputer
83
Cấu trúc bên trong DRAM• Sơ đồ DRAM Row decoders
Row clock Column clock
Address demultiplexer
Data out
A i
Data in
Ao
Write signal
WE
write
signals
RAS,CAS clock generator
CAS column clock
RAS Row clock signal
Memory
array
Sense Amp.
Memory
array
Column
decoder
Write
timing
84
Cách đọc tên ghi trên IC
• Mã số IC (2) loại linh kiện
(4) loại vỏ
(3) Dãi nhiệt độ
(1)
Tên hãng
(7) Chử tắt (6)Tuần lễ của năm
tên hãng (5)Năm sản xuất
uA 741 C N
F 95 16
1
9
2 3 4
81314
765
85
• Giải thích từ ngữ:
(1). Tên hãng:
uA – FND hãng Failchild;
AD - Analog Devices;
CA , CD – RCA;
TL,TIL,SN Texas Intruments;
LM-National Semiconductor Corp.
MC, MOC - Motorola
ICM – Intersil
BB – BurrBrown
NE, SE Signetics
86
(2) Chức năng linh kiện:
OP.amp:
LM741; 52 741; 72 741; CA 3741;
TL062/082/084 ; MC 1741;
IC số:
7474; 7476 FlipFlop
74LS00, CD 4011 Cổng NAND
7447; 4511 Giải mã
(3). Dải nhiệt độ:
C ( commercial -thương mại): từ 0 đến 75oC
I ( Industrial -công nghiệp) : từ -25 đến + 80oC
M ( Militaty -quân đội) : từ - 55 đến + 125oC
87
(4) Loại vỏ:
D plastic dual-in-line package ( DIL, DIP)
FH, FK ceramic chip carrier
FN plastic chip carrier
J, JD, JG ceramic dual-in-line
LP, LU plastic plug-in
N, P plastic dual-in-line
U , W ceramic flat