Filipe Manuel Serra Alves Micro Inclinómetro...
99
Filipe Manuel Serra Alves Micro Inclinómetro Eletromecânico Filipe Manuel Serra Alves Outubro de 2012 UMinho | 2012 Micro Inclinómetro Eletromecânico Universidade do Minho Escola de Engenharia
Transcript of Filipe Manuel Serra Alves Micro Inclinómetro...
Filipe Manuel Serra Alves
Micro Inclinómetro Eletromecânico
Filip
e M
anue
l Ser
ra A
lves
Outubro de 2012UMin
ho |
201
2M
icro
Incl
inóm
etro
Ele
trom
ecân
ico
Universidade do MinhoEscola de Engenharia
Outubro de 2012
Tese de MestradoCiclo de Estudos Integrados Conducentes aoGrau de Mestre em Engenharia Eletrónica Industrial e Computadores
Trabalho efetuado sob a orientação doProfessor Doutor Luís Alexandre Rocha
e co-orientação doProfessor Doutor Jorge Cabral
Filipe Manuel Serra Alves
Micro Inclinómetro Eletromecânico
Universidade do MinhoEscola de Engenharia
iii
Agradecimentos
As primeiras palavras de agradecimento vão sem dúvida alguma para os meus pais,
Manuel Alves e Piedade Serra, por todo o apoio e suporte que sempre me deram, especialmente
no meu percurso académico e também para a minha irmã, Lúcia por tudo que fez por mim ao
longo de toda a minha vida.
Ao Professor Doutor Jorge Cabral, por todo o apoio prestado e pela confiança que desde
cedo depositou no meu trabalho, proporcionado a possibilidade trabalhar neste projeto com o
Professor Doutor Luís Alexandre Rocha que originou esta tese de mestrado. Uma palavra de gra-
tidão também ao meu orientador que ao longo de todas as etapas desta dissertação se mostrou
sempre disponível para tirar dúvidas, ajudar nas decisões a tomar, enfim, orientar no verdadeiro
sentido da palavra.
Ao ESRG do Departamento de Eletrónica Industrial da Universidade do Minho, que sem-
pre me apoiou e proporcionou todas as condições necessárias para a elaboração deste projeto,
ao grupo de microtecnologias do mesmo departamento que sempre me acolheu bem, mas em
especial à Rosana Dias que esteve sempre disponível para me ajudar em todas as fases da tese.
Aos meus colegas de curso e amigos que me acompanharam ao longo de todo o meu
percurso académico, bem como aos colegas e amigos de laboratório por todos os bons momen-
tos passados. Agradeço também aos meus colegas de casa André Araújo e Carlos Esteves com
quem passei cinco anos da minha vida e partilhei muitos bons e maus momentos.
Não posso passar sem agradecer a todos os fabricantes de componentes eletrónicos
que contribuíram para o desenvolvimento deste projeto fornecendo várias amostras nas várias
etapas do projeto, nomeadamente a Texas Instruments, a Analog Devices, a Maxim Integrated e
a Cirrus Logic.
E por fim, dedico este trabalho a todos aqueles que sempre acreditaram em mim.
v
Resumo
Nos dias de hoje, a mobilidade é cada vez mais valorizada pela sociedade revelando a
crescente importância da microeletrónica. Foi nesta perspetiva que surgiu a oportunidade de
criar um inclinómetro de alta resolução baseado em microtecnologias no silício.
O objetivo principal desta dissertação é o desenvolvimento de um inclinómetro de nova
geração baseado em MEMS (Microelectromechanical systems) com auto-calibração e compen-
sação térmica.
A utilização da tensão de pull-in de uma estrutura micromecânica como mecanismo de
transdução, uma vez que depende de várias forças, torna possível a realização de um inclinóme-
tro de elevada resolução. A resolução da tensão de pull-in está diretamente limitada pelo ruído
térmico branco, mas as caraterísticas deste sistema dedicado possibilitam uma fácil implemen-
tação de um mecanismo de compensação térmica.
O sensor desenvolvido consiste no acoplamento de uma microestrutura eletromecânica
a um sistema eletrónico de atuação, leitura e controlo. O sistema de atuação é responsável pela
geração de uma rampa de tensão nos terminais da estrutura com recurso a um conversor digital
para analógico (DAC). O sistema de leitura é responsável pela monitorização do comportamento
da microestrutura através de um conversor analógico para digital (ADC), de modo a detetar a
ocorrência do fenómeno de pull-in. Por fim todo o sistema é controlado por um FPGA (Field Pro-
grammable Gate Array) aumentando a performance do sistema bem como a sua fiabilidade.
Os resultados obtidos, apresentados nesta dissertação validam a abordagem proposta,
alcançando resoluções próximas do atual estado da arte. De modo a melhorar os resultados é
necessário proceder a algumas modificações no sistema de atuação.
Palavras-chave: Pull-In, MEMS, FPGA, Inclinómetro
vii
Abstract
Nowadays, in the society the value of mobility is increasing making microelectronics in-
creasingly important, which enables the opportunity to create a high-resolution inclinometer
based on silicon-microelectronics.
The main objective of this thesis is the development of a new generation inclinometer
based on MEMS with auto calibration and thermal compensation.
Using the pull-in voltage of a micromechanical structure as the transduction mechanism,
since it depends on several forces, allows the realization of a high resolution inclinometer with
low bandwidth. The pull-in voltage resolution is directly limited by the thermal noise, but the
characteristics of this dedicated MEMS (Microelectromechanical systems) system enables an
easy implementation of a thermal compensation mechanism.
The developed sensor consists of an electromechanical microstructure coupled to an ac-
tuation, sensing and control electronic system. The actuation system is responsible for generating
a ramp voltage at the terminals of the structure using a digital to analog converter (DAC), the
sensing system is responsible for monitoring the behavior of the microstructure by an analog to
digital converter (ADC) in order to detect the pull-in and the entire system is controlled by an
FPGA (Field Programmable Gate Array) increasing the performance of the system and its reliabil-
ity.
The obtained results presented in this thesis validate the proposed approach with resolu-
tions close to actual state of the art devices. In order to increase the results some modifications
in the actuation system need to be performed.
Keywords: Pull-In, MEMS, FPGA, Inclinometer
ix
Conteúdo
Agradecimentos .............................................................................................................................. iii
Resumo ........................................................................................................................................... v
Abstract ......................................................................................................................................... vii
Introdução ...................................................................................................................................... 1
1.1 Enquadramento .............................................................................................................. 2
1.2 Estrutura da Dissertação ................................................................................................. 2
Estado da Arte ................................................................................................................................ 3
2.1 Evolução dos Inclinómetros............................................................................................. 3
2.2 Atualidade dos Inclinómetros .......................................................................................... 4
2.2.1 ADXL202/203 ........................................................................................................ 7
2.2.2 MEMS ..................................................................................................................... 8
2.3 Resumo do Estado da Arte .............................................................................................. 8
Pull-In ............................................................................................................................................. 9
3.1 Tensão de Pull-In Simétrica ........................................................................................... 11
3.2 Tensão de Pull-In Assimétrica ........................................................................................ 12
3.3 Demonstração do Conceito ........................................................................................... 13
3.4 Aplicação do Conceito ................................................................................................... 15
Princípio de Funcionamento ......................................................................................................... 17
4.1 Mecanismo de Transdução ........................................................................................... 17
4.2 Funcionamento do Sistema .......................................................................................... 18
4.3 Microestruturas Utilizadas ............................................................................................. 20
Desenvolvimento do Sistema ........................................................................................................ 24
5.1 Seleção dos Componentes de Hardware ....................................................................... 24
5.1.1 Sistema de Atuação .............................................................................................. 24
5.1.2 Sistema de Leitura ................................................................................................ 30
5.1.3 Sistema de Controlo.............................................................................................. 34
5.2 Hardware Desenvolvido ................................................................................................. 35
5.3 Gateware Implementado em FPGA ................................................................................ 39
5.3.1 Módulo UART ........................................................................................................ 39
5.3.2 Módulo I2S ............................................................................................................ 43
5.3.3 Módulo ADC ......................................................................................................... 46
x
5.3.4 Filtro Digital........................................................................................................... 49
5.3.5 Módulo LCD.......................................................................................................... 50
5.3.6 Módulo Principal ................................................................................................... 51
Resultados .................................................................................................................................... 54
6.1 Resultados Simulados ................................................................................................... 54
6.1.1 Declive da Rampa de Atuação............................................................................... 55
6.1.2 Diferentes Inclinações ........................................................................................... 56
6.1.3 Efeitos da Temperatura ......................................................................................... 57
6.2 Resultados Experimentais ............................................................................................. 59
6.2.1 Comportamento do Sistema ................................................................................. 59
6.2.2 Diferentes Inclinações ........................................................................................... 60
6.2.3 Cálculo do Ruido................................................................................................... 63
6.2.4 Caraterização do Ruído de Atuação ....................................................................... 65
Conclusões e Trabalho Futuro ....................................................................................................... 70
Bibliografia .................................................................................................................................... 72
Anexos .......................................................................................................................................... 75
PCBs ........................................................................................................................................ 76
Esquemáticos ........................................................................................................................... 78
Visão RTL do Top Module ......................................................................................................... 81
Lista de Publicações ..................................................................................................................... 83
xi
Lista de Abreviaturas
MEMS – Microelectromechanical systems
IC – Integrated Circuit
Vpi – Tensão de Pull-In
Vpl – Tensão de Pull-In Assimétrica esquerda
Vpr – Tensão de Pull-In Assimétrica direita
Vps – Tensão de Pull-In Simétrica
FPGA - Field Programmable Gate Array
ADC – Analog to Digital Converter
DAC – Digital to Analog Converter
MSPS – Mega Samples per Second
PCB – Printed Circuit Board
N.C. – Não Conectado
PC - Computador Pessoal
HDL - Hardware Description Language
USART - Universal Synchronous Asynchronous Receiver Transmitter
UART - Universal Asynchronous Receiver Transmitter
LSB - Least Significant Bit
MSB - Most Significant Bit
RTL - Register Transfer Level
I²S - Inter-IC Sound
SDATA – Serial Audio Data
LRCK – Left/Right channel select
SCLK – Slave Clock
MCLK – Master Clock
TDM - Multiplexação Temporal
CMOS - Complementary Metal-Oxide-Semiconductor
LVDS – Low-Voltage Differential Signaling
SPI - Serial Peripheral Interface
FIR - Finite Impulse Response
xii
º - Graus (Inclinação)
V – Volts (Tensão)
A – Ampére (Corrente)
W – Watt (Potência)
N – Newton (Força)
Hz – Hertz (Força)
- Ohm (Resistência)
s – Segundo (Tempo)
m – Metro (Distância)
g – Grama (Massa)
xiii
Lista de Figuras
Figura 1 - Inclinómetro e Cockpit do St. Louis ................................................................................. 3
Figura 2 - Diagrama de Blocos do sistema [15] .............................................................................. 4
Figura 3 - Diagrama de Blocos do sistema [16] .............................................................................. 5
Figura 4 - Diagrama de Blocos do sistema [5] ................................................................................. 5
Figura 5 - Imagem do Sensor [13] .................................................................................................. 6
Figura 6 - Diagrama de Blocos do sistema [14] .............................................................................. 6
Figura 7 - Esquema do Funcionamento do Acelerómetro ................................................................ 7
Figura 8 - Estrutura MEMS do Acelerómetro [5] .............................................................................. 7
Figura 9 – Exemplo de microestrutura ............................................................................................. 8
Figura 10 - Esquema de atuação da força electroestática ............................................................... 9
Figura 11 - Esquema de atuação da força elástica .......................................................................... 9
Figura 12 - Modelo simplificado para o pull-in ............................................................................... 10
Figura 13 - Simulação Comportamento das Forças - 2V ................................................................ 14
Figura 14 - Simulação Comportamento das Forças (Atingiu Instabilidade) .................................... 15
Figura 15 - Esquema Representativo do Funcionamento ............................................................... 17
Figura 16 - Diagrama de Blocos Simples ....................................................................................... 18
Figura 17 - Diagrama Sequência Ação do Sistema ........................................................................ 19
Figura 18 - Diagrama de Blocos do Sistema Completo .................................................................. 20
Figura 19 - Imagem Microscópica do Dispositivo ........................................................................... 20
Figura 20 - Imagem em detalhe da Microestrutura ........................................................................ 21
Figura 21 - Cirrus Logic 24-bit I2S DAC – CS4334 no package 8L Soic ......................................... 25
Figura 22 – Diagrama de Blocos do DAC ...................................................................................... 25
Figura 23 - Gráfico da Saída Analógica do DAC ............................................................................. 26
Figura 24 – Analog Devices Digital Switch – ADG1633 no package TSSOP e Diagrama de Blocos Funcional ...................................................................................................................................... 27
Figura 26 – Gráfico da Saída Analógica do DAC Com Offset de 3V ................................................ 28
Figura 27 – Analog Devices - Amplificador Operacional - AD8022 no seu Package Soic 8R ........... 29
Figura 28 - Deslocamento dos elétrodos da Estrutura ................................................................... 30
Figura 29 – Maxim - Comparador - MAX9644 no seu Package SoT23 ........................................... 31
Figura 30 - Deslocamento dos Elétrodos da estrutura para ambos os Lados ................................. 31
Figura 31 - Texas Instrumentes 16bit 40MSPS ADC - ADS5560 .................................................... 32
Figura 32 -Texas Instruments Fully Differential Amplifier - THS4502 .............................................. 33
Figura 33 - Placa de Desenvolvimento Utilizada - DE2-70 .............................................................. 35
Figura 34 – PCB dos Módulos Independentes ............................................................................... 36
Figura 35 - Placa Final .................................................................................................................. 36
Figura 36 - Formato de Dados ...................................................................................................... 39
Figura 37 - Implementação da geração do BaudTick ..................................................................... 40
Figura 38 - Vista RTL do módulo UART ......................................................................................... 41
Figura 39 - Máquina de Estados do módulo USART- Transmit ....................................................... 42
Figura 40 - Máquina de Estados do Módulo USART - Receive ........................................................ 42
Figura 41 - Configurações do protocolo I2S .................................................................................... 43
Figura 42 – Diagrama temporal I2S ............................................................................................... 44
Figura 43 - Geração do Master Clock ............................................................................................ 44
Figura 44 - Geração do Left/Right Clock ....................................................................................... 45
Figura 45 – Geração do Slave Clock.............................................................................................. 45
xiv
Figura 46 - Envio de dados Sincronizado ...................................................................................... 46
Figura 47 - Modo de Funcionamento ADC .................................................................................... 47
Figura 48 - Diagrama de Blocos comunicação ADC ...................................................................... 47
Figura 49 - Geração da frequência de Amostragem ....................................................................... 48
Figura 50 - Leitura de uma nova amostra ..................................................................................... 48
Figura 51 - Resposta do Filtro ....................................................................................................... 49
Figura 52 - Simulação Comportamento do Filtro ........................................................................... 50
Figura 53 - Módulo Filtro Digital .................................................................................................... 50
Figura 54 - Módulo LCD ................................................................................................................ 50
Figura 55 - Instanciação dos Submódulos..................................................................................... 51
Figura 56 - Máquina de Estados do Top Module ........................................................................... 52
Figura 57 - Geração da Rampa Esquerda ...................................................................................... 52
Figura 58 - Deteção do Pull-In ....................................................................................................... 53
Figura 59 - Visão Geral Modelo Simulink ....................................................................................... 54
Figura 60 - Simulação de Várias Rampas de Tensão ..................................................................... 55
Figura 61 - Simulação Para Diferentes Inclinações ........................................................................ 56
Figura 62 - ∆Vpi Simulado para diferentes Constantes de Elasticidade para Diferentes Inclinações 57
Figura 63 - Simulado para diferentes Constantes de Elasticidade e Diferentes
Inclinações ................................................................................................................................... 58
Figura 64 - Monitorização do comportamento do Sistema ............................................................. 59
Figura 65 - Montagem Utilizada para Testes Experimentais ........................................................... 60
Figura 66 - Modelo Aproximado do da Montagem ......................................................................... 61
Figura 67 - Resultados Experimentais para Diferentes Inclinações ................................................. 61
Figura 68 – Resultados Experimentais para diferentes Inclinações (FPGA) .................................... 62
Figura 69 - Resultados Experimentais para diferentes Inclinações com Nova ................................ 63
Figura 70 - Monitorização do ΔVpi e da Temperatura ................................................................... 64
Figura 71 – Visualização em detalhe da variação do ΔVpi ............................................................ 65
Figura 72 - Sinais dos dois canais saída do sistema de atuação (1) .............................................. 66
Figura 73 - Sinais dos dois canais saída do sistema de atuação (2) .............................................. 67
Figura 74 - Circuito Filtro Sallen-Key Passa-Baixo .......................................................................... 68
Figura 75 - PCB Completa 2D ....................................................................................................... 76
Figura 76 - PCB Completa 3D ....................................................................................................... 77
Figura 77 - Esquemático Placa Completa - Parte 1 ........................................................................ 79
Figura 78 - Esquemático Placa Completa - Parte 2 ........................................................................ 80
Figura 79 - Visão Global do Modelo RTL ........................................................................................ 81
xv
Lista de Tabelas
Tabela 1 - Parâmetros do Dispositivo ............................................................................................ 14
Tabela 2 - Parâmetros de Desenho ............................................................................................... 21
Tabela 3 - Principais Características (CS4334) .............................................................................. 26
Tabela 4 - Tabela da Verdade Digital Switch .................................................................................. 27
Tabela 5 - Principais Caraterísticas (ADG1633) ............................................................................. 28
Tabela 6 – Principais Caraterísticas (AD8022) ............................................................................... 29
Tabela 7 - Principais Caraterísticas (Max9644) .............................................................................. 32
Tabela 8 - Principais Caraterísticas (ADS5560) ............................................................................. 33
Tabela 9 - Principais Caraterísticas (THS4502) ............................................................................. 34
Tabela 10 – Descrição dos Pinos de Ligação ................................................................................ 38
Tabela 11 - Legenda Tabela 10 ..................................................................................................... 38
Tabela 12 - Configuração de uma USART ..................................................................................... 40
Tabela 13 - Tensões de Pull-In sem Inclinação ............................................................................ 58
Tabela 14 - Valores para os Componentes do Filtro ...................................................................... 68
1
Capítulo 1
Introdução
Um inclinómetro é um dispositivo que utiliza a gravidade para medir a inclinação e ele-
vação de um objeto. Estes dispositivos são utilizados em diferentes áreas de aplicação, como a
engenharia civil, a robótica, a indústria automóvel até mesmo a aviação [1,2,3].
A precisão dos inclinómetros depende da tecnologia utilizada, sendo que o estado da ar-
te destes dispositivos coloca as resoluções abaixo de 0.0025° graus [2,4,5].
No que diz respeito aos sensores de inclinação eletrónicos, a abordagem mais utilizada é
o uso de um acelerómetro já existente como elemento de sensorização que é incorporado num
sistema mais complexo [6,7,8], levando a que as características do acelerómetro definam as
características do inclinómetro. Uma vez que o tamanho, o custo e o consumo são normalmente
caraterísticas importantes para as aplicações [9,10], os acelerómetros MEMS [11] são utilizados
em detrimento dos acelerómetros tradicionais.
Enquanto os inclinómetros são dispositivos que não requerem uma grande largura de
banda, mas sim uma boa estabilidade e elevada resolução, os acelerómetros baseados em mi-
croestruturas são dispositivos onde por vezes essas características são difíceis de obter. Para
além disso, estes dispositivos de elevada resolução são muito caros acarretando muitos custos
para aplicações onde são necessários vários sensores. Posto isto, aliando esses requisitos ao
preço associado dos dispositivos existentes, surge a oportunidade para a criação de uma solução
dedicada que possa fornecer inclinómetros autocalibráveis e imunes a variações no seu ambien-
te de funcionamento (ex.: temperatura). Este fator é particularmente importante em aplicações
de monitorização de edifícios onde a autonomia, a estabilidade e a auto calibração são capaci-
dades desejadas [9,10].
Nesta dissertação é proposta a utilização de um dispositivo MEMS que tem por base um
atuador electroestático de elétrodos paralelos operado no modo de pull-in, ou seja, é constante-
mente atuado até ao pull-in, sendo o valor da tensão de pull-in utilizado para medir a inclinação.
De acordo com as características do efeito de pull-in e usando um esquema diferencial é possí-
vel obter um inclinómetro autocalibrado.
2
1.1 Enquadramento Esta dissertação enquadra-se na área de microtecnologias, com uma componente de
controlo e sistemas embebidos, visando o desenvolvimento de um inclinómetro de alta resolução
baseado em microtecnologias, que incorporará um sistema de controlo implementado em FPGA.
Durante o desenvolvimento de todo o sistema houve uma cooperação entre o grupo de
microtecnologias e o ESRG (Embedded Systems Research Group), ambos pertencentes ao De-
partamento de Eletrónica Industrial da Universidade do Minho, resultando na publicação de vá-
rios artigos listados posteriormente nesta dissertação (Lista de Publicações).
O autor submeteu com sucesso uma candidatura ao concurso para atribuição de Bolsas
de Doutoramento e Pós-Doutoramento da Fundação para a Ciência e Tecnologia (FCT) relacio-
nada com a investigação futura que pretende desenvolver nesta área.
1.2 Estrutura da Dissertação
O primeiro capítulo desta dissertação tem um caracter introdutório fazendo uma primei-
ra abordagem ao tema de modo a revelar a motivação e os objetivos deste projeto, para além de
apresentar o enquadramento e a estrutura da dissertação.
No segundo capítulo é apresentado o estado da arte relativamente aos sensores de incli-
nação existentes, referindo a sua evolução ao longo do tempo, o seu estado atual bem como as
suas principais características.
O capítulo três consiste numa explicação do fenómeno de pull-in. Visa facilitar a perce-
ção do princípio de funcionamento de todo o sistema desenvolvido, recorrendo a algumas de-
monstrações simuladas de modo a sustentar a análise teórica.
No capítulo quarto é descrito o princípio de funcionamento do sistema, explicando o mé-
todo de transdução adotado e as microestruturas utilizadas.
O quinto capítulo consiste na descrição do processo de desenvolvimento do sistema,
desde o desenvolvimento do hardware até à implementação do controlo em FPGA.
No capítulo seis são apresentados vários resultados, tanto simulados como experimen-
tais mostrando o comportamento do sistema em ambiente de simulação e em ambiente real.
E por fim, o sétimo e último capítulo é dedicado às conclusões retiradas durante este
projeto, e é feita uma referência ao trabalho que pode ser realizado no futuro para melhorar os
resultados obtidos.
3
Capítulo 2
Estado da Arte
Neste capítulo é apresentado o panorama atual dos sensores de inclinação eletrónicos
bem como a sua evolução ao longo do tempo. Para além disso é feita uma pequena abordagem
ao acelerómetro mais utilizado no desenvolvimento destes sistemas de medição de inclinações.
É feita ainda uma pequena referência à tecnologia utilizada nesta nova abordagem proposta nes-
ta dissertação, os Microelectromechanical systems (MEMS).
2.1 Evolução dos Inclinómetros
Ao longo dos anos os inclinómetros foram sofrendo melhorias passando por vários mo-
delos, como os Wells inclinometer que é um dos mais antigos. Este inclui uma base, um disco
oco preenchido com líquido até meio e uma escala circular graduada. Dependendo da inclinação
o líquido aponta para um valor numérico para indicar a quantidade de deslocamento. No campo
da aviação existe um caso muito famoso da utilização de um inclinómetro, que foi a inclusão de
um inclinómetro no cockpit do Spirit of St. Louis, avião com o qual Charles Lindinbeg fez o pri-
meiro voo solitário transatlântico sem escalas, em 1927.
Figura 1 - Inclinómetro e Cockpit do St. Louis
4
A precisão dos inclinómetros varia com a tecnologia utilizada, podendo atingir uma reso-
lução superior a 0.001o nos sensores eletrónicos mais sensíveis. A precisão absoluta de um incli-
nómetro está dependente da combinação de um conjunto de fatores como a sensibilidade, a
histerese, a repetibilidade e a variação com a temperatura.
2.2 Atualidade dos Inclinómetros
Até aos dias de hoje no que diz respeito aos sensores de inclinação eletrónicos a abor-
dagem mais utilizada é a utilização de um acelerómetro já existente como elemento de sensori-
zação. O acelerómetro é então incorporado num sistema mais complexo de forma a medir incli-
nações [6,7,8]. Na larga gama de aplicações em que os inclinómetros são utilizados, pode-se
destacar a engenharia civil, onde para a monitorização de edifícios são necessários inclinómetros
com elevada autonomia, boa estabilidade ao longo do tempo e auto calibração. Neste campo, os
dispositivos existentes no mercado alcançam resoluções de 0.0005 graus [12] mas são excessi-
vamente caros e portanto não podem ser largamente aplicados.
Nos últimos anos foram propostas algumas abordagens dedicadas para a criação de in-
clinómetros de baixo custo [13,14,15,16,5]. Algumas das abordagens utilizam acelerómetros
MEMS com pequenas alterações para melhorar algumas características do inclinómetro:
1) Em Dezembro de 2011, Dae-Hun Jeong et al., apresenta uma abordagem com recurso
a um conjunto de elétrodos oblíquos onde privilegia a resolução do sistema (0.25º). Para
melhorar a sensibilidade do dispositivo (variação da capacidade) são utilizadas a distân-
cia entre os elétrodos móveis e fixos e a sua área [15] .
Figura 2 - Diagrama de Blocos do sistema [15]
5
2) Uma outra abordagem foi proposta por Simone Dalola et al. em 2012, onde se dá maior
atenção à característica de compensação térmica. Este sistema utiliza um dispositivo pi-
ezoresistivo alcançando uma resolução de 0.10 [16].
Figura 3 - Diagrama de Blocos do sistema [16]
3) Em 2007 é apresentada uma proposta de um inclinómetro sem fios desenvolvido por
Yan Yu et al., onde utilizando o acelerómetro MEMS ADXL202 se consegue obter uma
resolução de cerca de 0.00250 [5].
Figura 4 - Diagrama de Blocos do sistema [5]
Foram também propostas abordagens que utilizam acelerómetros térmicos como é o caso dos
seguintes exemplos:
6
4) No ano de 2002 é apresentada uma proposta que alcança elevadas resoluções, cerca
de 0.007º mas apresenta um elevado consumo [13].
Figura 5 - Imagem do Sensor [13]
5) Em 2007 Che-Hsin Lin et al. apresentaram uma proposta para a criação de um inclinó-
metro de elevada performance utilizando um pendulo móvel de metal, onde a leitura se-
ria feita através de um esquema de potencial elétrico alcançando assim uma gama de
funcionamento elevada (360º) mas baixa resolução (0.30) [14] .
Figura 6 - Diagrama de Blocos do sistema [14]
7
2.2.1 ADXL202/203
A variada literatura encontrada sobre este tema indica que grande parte dos inclinóme-
tros existentes utilizam um acelerómetro MEMS como sensor, sendo o acelerómetro mais utili-
zado o ADXL202 ou ADXL203 da Analog Devices. A utilização destes acelerómetros afeta dire-
tamente o ruído do sensor, uma vez que detetam acelerações superiores a 2g no caso do
ADXL202 e 1,7g no caso do ADXL203 [17].
Figura 7 - Esquema do Funcionamento do Acelerómetro
Estes acelerómetros utilizam uma estrutura MEMS como elemento de sensorização para
deteção de acelerações.
Figura 8 - Estrutura MEMS do Acelerómetro [5]
8
2.2.2 MEMS
Microelectromechanical systems é a tecnologia de estruturas mecânicas de muito redu-
zidas dimensões que funcionam com energia elétrica utilizada em grande parte dos dispositivos
apresentados, bem como na abordagem proposta nesta dissertação. O processo de fabrico de
MEMS deriva do fabrico dos dispositivos semicondutores, ou seja, são utilizadas técnicas básicas
como a deposição de camadas de material, a padronização através de fotolitografia e a gravura
de modo a produzir as formas necessárias. Os materiais utilizados podem variar assim como as
técnicas de deposição, sendo que dentro dos materiais mais utilizados estão o silício, alguns
polímeros e vários metais.
Figura 9 – Exemplo de microestrutura
2.3 Resumo do Estado da Arte
Tendo em conta os aspetos abordados ao longo deste capítulo pode-se dizer que estão
criadas as condições para a realização de um inclinómetro dedicado com capacidades de auto
calibração e compensação térmica. O trabalho aqui apresentado introduz uma nova abordagem
que utiliza a tensão de pull-in como mecanismo de transdução [18]. O pull-in é uma característi-
ca dos micro atuadores MEMS de elétrodos paralelos [19].
Esta nova abordagem permite a criação de um inclinómetro inteligente, uma vez que a
tensão de pull-in depende essencialmente das propriedades do material da estrutura e das suas
dimensões permitindo implementar um esquema que permita a auto calibração e a compensa-
ção térmica. A resolução deste dispositivo será limitada pela resolução do sistema de atuação
utilizado para medir a tensão de pull-in.
9
Capítulo 3
Pull-In
Quando os elétrodos-paralelos de um sistema micro eletromecânico são electrostatica-
mente atuados, é exercida uma força electroestática inversamente proporcional ao quadrado da
deflexão (1), enquanto a força elástica é proporcional à deflexão (2).
2
1 electF
x (1)
Figura 10 - Esquema de atuação da força electroestática
electF x (2)
Figura 11 - Esquema de atuação da força elástica
Posto isto, e desprezando os efeitos dinâmicos, o equilíbrio estático das forças pode ser
escrito da seguinte forma:
0elastica electF F (3)
++++++++++++++++++
- - - - - - - - - - - - - - - - -
Felectx
10
Pode-se então facilmente deduzir que, enquanto o sistema é atuado por baixas tensões a
força electroestática é contrariada pela força da mola, mas quando a tensão aplicada atinge va-
lores além de uma tensão critica, a força elástica da mola não é suficiente para contrariar essa
força electroestática e não existe equilíbrio. Neste caso, a distância entre as placas reduz expo-
nencialmente até que os elétrodos se juntam. A este fenómeno que basicamente consiste na
perda da estabilidade do sistema, dá-se o nome de pull-in e a tensão crítica necessária para que
este se torne instável é denominada de tensão de pull-in.
A estrutura mais simples para o fenómeno de pull-in ser estudado é o atuador electroes-
tático de placas paralelas, com um grau de liberdade (1-DOF) onde o elétrodo móvel está situado
à mesma distância dos dois elétrodos fixos como se pode ver na Figura 12.
Esta estrutura possibilita três formas de atuação no dispositivo e consequentemente três
tensões de pull-in diferentes. Podem ser definidas então a tensão assimétrica direita (V1 = Vpr e
V2 = 0), a tensão assimétrica esquerda (V1 = 0 e V2 = Vpl) e a tensão simétrica (V1 = V2 = Vps).
Figura 12 - Modelo simplificado para o pull-in
11
3.1 Tensão de Pull-In Simétrica
Analisando estaticamente o sistema no modo de operação simétrico, obtém-se a expres-
são (7) baseando-se no princípio em que os pontos de equilíbrio são obtidos quando a força elás-
tica (4) contraria as duas forças electroestáticas (5) (6),
elasticF kx (4)
1
2 00 2
0
1
2 ( )elect
dF C V
d x
(5)
2
2 00 2
0
1
2 ( )elect
dF C V
d x
(6)
2 20 00 02 2
0 0
1 1,
2 ( ) 2 ( )net elect elastica
d dF F F C V C V kx
d x d x
(7)
onde d0 é o espaçamento inicial entre os elétrodos, k é a constante de elasticidade da mola me-
cânica, V é a tensão aplicada e é a capacidade inicial.
Uma vez que o objetivo principal é perceber qual o valor de tensão que é necessário
aplicar ao sistema para este se tornar instável, podemos derivar a expressão (7) em ordem a ,
pois a estabilidade do sistema apenas se verifica para valores de derivada inferiores a zero (8).
0.netF
x
(8)
Tem-se então que,
2 2
0 0 0 0
3 3
0 0
,( ) ( )
netF C d V C d Vk
x d x d x
(9)
e assumindo que o limite será quando
e o deslocamento é constante ( 0),x pode-
se calcular a gama de tensões para as quais o sistema ainda se mantem estável (9) quando
operado no modo simétrico
2 2
0 0
2
0 0
2(0, ) 0 0 .
2
netF C V kdV k V
x d C
(10)
12
3.2 Tensão de Pull-In Assimétrica
No que diz respeito à análise estática do modo de operação assimétrico, a expressão
(13) obtém-se com base no mesmo princípio do modo simétrico, embora neste modo a força
elástica (11) apenas contrarie uma força electroestática (12)
elasticF kx (11)
2 00 2
0
1
2 ( )elect
dF C V
d x
(12)
2 00 2
0
1.
2 ( )net elect elastica
dF F F C V kx
d x
(13)
Tal como no modo simétrico o sistema apenas é estável para valores de derivada negati-
vos
0,netF
x
(14)
pode-se ler então que,
2 2
0 0 0 0
3 3
0 0
0 .( ) ( )
net netF C d V F C d Vk k
x d x x d x
(15)
Partindo do mesmo princípio em que o limite será quando
, ao resolver a ine-
quação 15 obtém-se uma deflexão critica de :
0
1.
3critx d (16)
Uma vez que a tensão de pull-in é a tensão necessária para atingir a deflexão critica, es-
sa tensão pode ser obtida substituíndo o valor da deflexão na equação (13):
2
0
0
8.
27pi
d kV
C (17)
13
Concluindo e assumindo condições ideais, podem ser encontradas as expressões analí-
ticas referentes às três tensões de pull-in [19]:
3
0
0
8
27
d kVpr Vpl
l (18)
3
0
0
1,
2ps
d kV
l (19)
uma vez que
00
0
, l
C nd
(20)
onde d0 é o espaçamento inicial entre os elétrodos, k é a constante da mola mecânica, ε0 =
8.8546×10−12 é a permitividade do ar, n é o numero de condensadores do dispositivo, e l são
a largura e o comprimento das placas do condensador respetivamente.
3.3 Demonstração do Conceito
De forma a provar os conceitos teóricos abordados neste capítulo, optou-se pela imple-
mentação de um sistema computacional onde através de um método iterativo se pode encontrar
os vários pontos de equilíbrio bem como a perda do mesmo.
Partindo das condições iniciais do dispositivo, quer isto dizer deslocamento zero (x = 0),
pode-se calcular o valor da força electroestática com base no valor de tensão inicial. O valor do
deslocamento pode ser calculado com base nessa força electroestática, que por sua vez possibi-
lita o cálculo do novo valor da força elástica da mola. Utilizando esse valor pode ser calculado o
novo deslocamento e assim sucessivamente até este ser praticamente nulo, significando então
que as duas forças encontraram um ponto de equilíbrio.
Se tivermos como exemplo um dispositivo com as caraterísticas apresentadas na Tabela
1, podemos calcular o valor teórico para a sua tensão de pull-in com base nas expressões
deduzidas neste capítulo (21)(22).
14
Tabela 1 - Parâmetros do Dispositivo
⁄
1200
0
5.9028 l
C n e Fd
(21)
2
0
0
82.9088 .
27pi
d kV V
C (22)
Partindo então deste princípio podemos simular o comportamento do sistema para uma
tensão inferior a essa tensão crítica, por exemplo 2V onde tal como se pode verificar na Figura
13 as forças encontram um ponto de equilíbrio significando que a força elástica da mola é capaz
de contrariar a força electroestática causada pela tensão aplicada.
Figura 13 - Simulação Comportamento das Forças - 2V
15
Utilizando o mesmo método iterativo pode ser encontrado o valor da tensão de pull-in in-
crementando o valor da tensão aplicada até às forças do sistema deixarem de encontrar o equi-
líbrio, como se pode ver na Figura 14 onde o sistema já se encontra instável. Nesta situação
ilustrada pode-se verificar que a tensão de pull-in obtida através deste método (2.91V) é muito
aproximada do valor teórico (2.9088V).
3.4 Aplicação do Conceito
Como se viu anteriormente neste capítulo, em (18) e (19) mostra-se que a tensão de
pull-in depende da constante de elasticidade da mola e das dimensões do condensador e portan-
to a tensão de pull-in apenas dependente da geometria usada e do processo de fabrico.
A análise feita anteriormente assume variações quasi-estáticas e propriedades dinâmicas
como a massa e o amortecimento são ignorados. Se for considerado o deslocamento devido a
uma aceleração externa no plano do elétrodo móvel, novas expressões para as tensões de pull-in
assimétricas são encontradas:
33
0 0
8 8, .
27 27
esquerdadireitapr pl
d kd kV V
l l (23)
Figura 14 - Simulação Comportamento das Forças (Atingiu Instabil i-
dade)
16
Onde
e
, sendo a massa do elé-
trodo móvel e a aceleração externa. Uma vez que as duas tensões de pull-in assimétricas
dependem da aceleração externa, podem ser utilizadas como mecanismos para medir estas
acelerações. Além disso, as duas tensões de pull-in assimétricas são facilmente medidas [20] e
ambas dependem da mesma estrutura mecânica o que significa que as variações no processo
de fabrico afetam igualmente ambas as tensões de pull-in. Esta caraterística é utilizada neste
trabalho de modo a criar um dispositivo autocalibrado, sendo este o principal motivo para a utili-
zação das tensões de pull-in assimétricas e não a tensão simétrica.
17
Capítulo 4
Princípio de Funcionamento
Os inclinómetros contam com as variações na componente da força gravítica devido a
um angulo de inclinação para gerar diferentes acelerações. Um sensor de inclinação baseado no
efeito de pull-in irá ser sujeito a diferentes acelerações, tal como se pode verificar em (24) e con-
sequentemente as tensões de pull-in assimétricas irão variar, assim como o esquema represen-
tado na Figura 15 nos descreve.
2sin m / sexta g (24)
Uma vez que as tensões de pull-in estão dependentes de uma aceleração externa, e es-
sa aceleração está por sua vez dependente do ângulo, as tensões podem ser utilizadas como
medida do angulo de inclinação.
4.1 Mecanismo de Transdução
Neste trabalho, a diferença entre as duas tensões de pull-in assimétricas (25), é propos-
ta como mecanismo de transdução para um inclinómetro autónomo.
V ( ) V ( ) V ( )pi pl pr (25)
Figura 15 - Esquema Representativo do Funcionamento
18
O mecanismo de transdução adotado permite uma maior fiabilidade dos valores utiliza-
dos, uma vez que qualquer erro associado a uma medição, seja por um fator externo ou por um
erro de fabrico, iria afetar de igual modo ambos os lados do dispositivo, ou seja, utilizando esta
abordagem esse tipo de erros é eliminado.
4.2 Funcionamento do Sistema
Tendo em conta o mecanismo de transdução adotado pode-se facilmente definir os pon-
tos cruciais do sistema:
Sistema de Atuação;
Sistema Leitura;
Sistema de Controlo.
Posto isto resulta o diagrama básico para o sistema, tal como está apresentado na Figu-
ra 16.
Neste esquema básico estão representados os blocos de atuação (DAC), o bloco de lei-
tura representado como readout, a unidade de controlo representada pelo microcontrolador e
por fim o bloco principal, a microestrutura.
Figura 16 - Diagrama de Blocos Simples
Após uma primeira abordagem ao desenvolvimento do sistema é possível estabelecer a
sequência de ações necessária para efetuar uma medição, tal como está explicito no diagrama
da Figura 17.
19
Figura 17 - Diagrama Sequência Ação do Sistema
Dada a sequência de ações necessárias para uma medição, o sistema pode ser dese-
nhado com mais detalhe explicitando o funcionamento de cada bloco tal como a Figura 18 nos
apresenta. O bloco principal do inclinómetro é a microestrutura com elétrodos de atuação sepa-
rados, para o lado esquerdo e para o lado direito. Esta microestrutura é atuada por um conver-
sor analógico para digital (DAC), que gera uma rampa de tensões com um determinado declive
(ex. 30V/s) para cada lado da microestrutura. Os dois elétrodos são atuados sequencialmente e
a força electroestática desloca a massa provocando uma variação da capacidade dos condensa-
dores de leitura. O bloco readout que é baseado num charge amplifier deteta a variação da ca-
pacidade convertendo-a em tensão que será medida através um ADC ou de um comparador. O
valor de comparação é definido como sendo o valor de tensão para o qual o pull-in já ocorreu.
Em ambos os casos os valores são enviados para a unidade de controlo, neste caso um FPGA,
onde o pull-in será detetado. O FPGA é responsável pelo controlo de todo o sistema, nomeada-
mente o controlo do DAC para gerar a rampa de tensão e a leitura da tensão de pull-in baseada
nos valores de saída do ADC ou do sinal enviado pelo comparador. O pull-in é detetado por uma
variação repentina nos condensadores de leitura. Quando o bloco readout deteta esta variação o
FPGA reconhecerá que o pull-in ocorreu, quer seja pelos valores lidos pelo ADC ou pelo sinal do
comparador guardando o valor da tensão que está a ser gerada pelo DAC (tensão de pull-in).
Este procedimento é repetido para os dois lados da estrutura e é calculada a diferença entre as
duas tensões de pull-in. O resultado será proporcional à aceleração aplicada à microestrutura,
20
sendo assim, e assumindo que a aceleração é estática pode-se dizer que esta abordagem é de
especial interesse para este tipo de aplicação.
4.3 Microestruturas Utilizadas
As microestruturas (Figura 19 e Figura 20) usadas para validar experimentalmente o sis-
tema foram fabricadas utilizando o processo comercial de micromaquinagem SOIMUMPs da
MEMSCAP [11]. As estruturas incluem uma massa simétrica, suspensa por quatro molas de
folha dupla com condensadores de elétrodos paralelos, com uma distância de 2.25 µm (na po-
sição de descanso). Os principais parâmetros de desenho da microestrutura são apresentados
na Tabela 2.
Figura 19 - Imagem Microscópica do Dispositivo
Figura 18 - Diagrama de Blocos do Sistema Completo
21
Figura 20 - Imagem em detalhe da Microestrutura
Tabela 2 - Parâmetros de Desenho
Parâmetros de desenho da estrutura
Massa (m) 0.159 mg
Constante de elasticidade (k) 4.4873 N/m
Espaçamento Inicial (d 0) 2.25 µm
Frequência Natural de Ressonância (f 0) 846 Hz
Capacidade (Atuação) 0.198 pF
Coeficiente de Amortecimento (b) 1.2 mNs/m
Capacidade Sensorização 1.1pF
Tensão de Pull-In (Vpi) 5.589V
24
Capítulo 5
Desenvolvimento do Sistema
Ao longo deste capítulo estão descritos os processos de seleção dos componentes de
hardware que integram o sistema, o desenvolvimento do hardware necessário ao seu funciona-
mento, assim como a implementação do sistema de controlo no FPGA.
5.1 Seleção dos Componentes de Hardware
Tal como foi descrito no capítulo 4, o bom funcionamento do sistema depende direta-
mente do hardware que o constitui, daí a seleção dos componentes de hardware ser um ponto
crucial neste projeto. Posto isto, pode-se dividir o sistema completo em três grandes subsiste-
mas: o sistema de atuação, o sistema de leitura e o sistema de controlo.
5.1.1 Sistema de Atuação
Um dos principais objetivos deste projeto é a obtenção de um sensor de elevada resolu-
ção, e é portanto muito importante escolher um sistema de atuação de elevada resolução e fiabi-
lidade, uma vez que quanto maior a resolução deste sistema maior será a resolução do sensor.
Se à restrição acima mencionada se juntar a velocidade de atuação requerida, a seleção
destes componentes torna-se mais difícil. A velocidade de atuação é importante na medida em
que, se for utilizada na geração da rampa de tensão a máxima resolução do atuador o declive
dessa rampa diminui, aumentando drasticamente o tempo necessário para a realização de uma
medição.
Tendo em conta as restrições acima mencionadas, a seleção do componente central
deste subsistema, o DAC, foi focada nos seguintes parâmetros:
Resolução;
Velocidade Protocolo Comunicação;
Ruido;
Preço.
25
Conversor Digital/Analógico – CS4334
O conversor digital para analógico escolhido para integrar o sistema foi um conversor de
24 bit do fabricante Cirrus Logic que utiliza como protocolo de comunicação a tecnologia I2S
[21]. É um conversor stereo desenhado para aplicações áudio preenchendo assim todos os re-
quisitos. A elevada resolução deste dispositivo é a sua mais-valia, que aliado à sua frequência de
amostragem permite uma rápida atualização da saída analógica com elevada resolução.
De forma a reduzir o ruído na saída analógica, este dispositivo possuí um filtro passa-
baixo analógico, como se pode verificar no diagrama de blocos apresentado na Figura 22.
O facto de se tratar de um conversor stereo é também uma mais-valia para este sistema
uma vez que possuí duas saídas analógicas. Tal como já foi referido anteriormente nesta aplica-
Figura 22 – Diagrama de Blocos do DAC
Figura 21 - Cirrus Logic 24-bit I2S DAC – CS4334 no package 8L Soic
26
ção é necessário atuar nos dois lados da microestrutura separadamente, daí este fator ser im-
portante neste contexto. As principais caraterísticas deste conversor são apresentadas na Tabela
3.
Tabela 3 - Principais Características (CS4334)
Tensão de Alimentação +5V
Consumo 10mA
Resolução 24bit
Protocolo Comunicação I2S
Frequência de Amostragem De 2KHz até 100KHz
O gráfico apresentado na Figura 23 mostra o comportamento da saída analógica (eixo
dos yy, Vout) em ordem ao valor dos 24 bits de dados (eixo dos xx, 24-bit data). Como se pode
verificar o valor da saída analógica nunca é inferior a 0.3V nem superior a 2.3V, o que pelo facto
de o mecanismo de transdução adotado utilizar as tensões de pull-in assimétricas acrescenta a
necessidade da utilização de eletrónica adicional, para que quando se atua num lado da mi-
croestrutura o outro esteja conectado ao potencial zero.
Figura 23 - Gráfico da Saída Analógica do DAC
27
Switch Digital – ADG1633
Tendo em conta os aspetos referidos no ponto anterior, foi necessário adicionar ao sis-
tema um dispositivo que permitisse alternar entre a saída analógica do conversor e o potencial
zero, optando-se pela utilização de um switch digital da Analog Devices, o ADG1633 que possui
três switchs por dispositivo, três sinais de controlo e um sinal de enable [22]. O diagrama funci-
onal do dispositivo está representado na Figura 24.
Com a utilização deste dispositivo, de acordo com a Tabela 4, é possível alternar a saída
analógica entre a rampa gerada pelo conversor (ex.: entrada A) e a massa (ex.: entrada B).
Tabela 4 - Tabela da Verdade Digital Switch
EN Controlo Saída
1 X Desligado
0 0 Entrada B
0 1 Entrada A
Figura 24 – Analog Devices Digital Switch – ADG1633 no package
TSSOP e Diagrama de Blocos Funcional
28
Umas das caraterísticas mais importantes dos switchs são a sua resistência interna
(4.5) e o tempo de transição (127ns), sendo estes os principais motivos para este dispositivo
ser escolhido. Estas características podem ser analisadas através dos dados da Tabela 5.
Tabela 5 - Principais Caraterísticas (ADG1633)
Tensão de Alimentação Deste +3.3V até +16V ou Desde ±3.3V até ±8V
Consumo 300µA
Resistência 4.5
Velocidade Largura de Banda - 109 MHz (−3 dB)
Tempo de Transição - 127 ns
Amplificador Operacional – AD8022
Por forma a adicionar alguma variabilidade ao sistema, possibilitando a utilização de mi-
croestruturas com diferentes características e por conseguinte diferentes tensões de pull-in, foi
adicionado um circuito somador que soma uma tensão constante (offset) à tensão analógica
gerada pelo conversor. Desta forma obtém-se uma rampa de tensão com uma amplitude de 2
volts somada ao offset pretendido, como exemplifica a Figura 25 onde mostra a saída analógica
do conversor com um offset de 3V (eixo dos yy, Vout) em ordem ao valor dos 24 bits de dados
(eixo dos xx, 24-bit data).
Figura 25 – Gráfico da Saída Analógica do DAC Com Offset de 3V
29
Este circuito somador é implementado utilizando amplificadores operacionais rápidos
(settling time de 68ns e slew rate de 50V/µs) e de baixo ruído. O dispositivo selecionado é do
fabricante Analog Devices, mais concretamente o AD8022 que possui dois amplificadores no
mesmo package [23].
A escolha deste dispositivo deve-se ao facto de, tal como foi referido anteriormente, o
sistema de atuação deve introduzir o mínimo ruído possível. As características de baixo ruído
deste dispositivo são as indicadas para esta aplicação. As suas principais características estão
apresentadas na Tabela 6.
Tabela 6 – Principais Caraterísticas (AD8022)
Tensão de Alimentação +5V, ±2.5V, ±12V
Consumo 4mA/Amp
Ruído 2.5 nV/√Hz
1.2 pA/√Hz
Velocidade
Largura de Banda - 130 MHz (−3 dB), G = 1
Settling time - 68 ns
Slew Rate - 50 V/µs
Figura 26 – Analog Devices - Amplificador Operacional - AD8022 no seu Package Soic 8R
30
5.1.2 Sistema de Leitura
A fiabilidade com que o sistema deteta o pull-in é crítica. O sistema de leitura deve por-
tanto ser robusto e introduzir o mínimo de ruído possível. Para além disso, tal como pode ser
observado na Figura 27 onde está representado o deslocamento dos elétrodos da estrutura o
pull-in é um fenómeno muito rápido, requerendo uma elevada velocidade de aquisição de modo
a detetar a rápida variação da posição dos elétrodos visível na figura.
Figura 27 - Deslocamento dos elétrodos da Estrutura
A deteção do pull-in pode ser feita de várias maneiras, utilizando um simples compara-
dor analógico que irá comparar o valor da saída da estrutura com um valor de referência, ou
então pode ser utilizado um sistema mais complexo baseado num conversor analógico para digi-
tal de elevada velocidade.
Comparador Analógico – MAX9644
Analisando o comportamento da microestrutura através dos valores de tensão da saída
do circuito de readout pode-se definir como valor de referência (valor definido como ponto de
pull-in) a tensão de 200mV. Foi então que se optou pela utilização de um dispositivo da Maxim, o
31
MAX9644 que para além de se tratar de um dispositivo de baixo consumo já possui uma refe-
rência interna para comparação de 0.2V [24].
Com a utilização deste dispositivo, o pull-in é facilmente detetado quando o lado esquer-
do da estrutura é atuado, mas tal como já foi varias vezes referido é necessário atuar em ambos
os lados da microestrutura. Analisando o gráfico da Figura 29 é levantado o problema da dete-
ção do pull-in quando se atua no lado direito da estrutura, uma vez que nesta situação o valor do
deslocamento lido é negativo e consequentemente o valor de tensão também.
Posto isto, este comportamento acrescenta a necessidade da comparação do valor lido
com uma referência negativa, nomeadamente -200mV. Para esse efeito pode facilmente ser
implementado um comparador utilizando os mesmos amplificadores operacionais utilizados no
sistema de atuação, o AD8022 da Analog Devices.
Figura 29 - Deslocamento dos Elétrodos da estrutura para ambos os Lados
Figura 28 – Maxim - Comparador - MAX9644 no seu Package SoT23
32
As principais características do comparador MAX9644 estão apresentadas na
Tabela 7.
Tabela 7 - Principais Caraterísticas (Max9644)
Tensão de Alimentação Desde +1V até +5.5V
Consumo 700nA
Referência Interna 200mV
Atraso de Propagação 15µs
Tensão de Entrada Desde -0.3V até +5.5V
Conversor Analógico/Digital – ADS5560
De forma a melhorar a eficiência do sistema, adicionou-se um sistema baseado num
conversor de analógico para digital de elevada velocidade de aquisição de modo a possibilitar a
utilização de um sistema de leitura mais eficiente.
O conversor utilizado foi o ADS5560 da Texas Instrumentes, pois o principal requisito da
aplicação em questão é a frequência de amostragem ( >1MSPS ) e este dispositivo possuí uma
gama de funcionamento com taxas de amostragem até 40MSPS [25].
Este conversor possui vários modos de funcionamento e vários protocolos de comunica-
ção, mas nesta aplicação é utilizado no modo paralelo CMOS com os dados em complemento
Figura 30 - Texas Instrumentes 16bit 40MSPS ADC - ADS5560
no seu package 48-QFN
33
para dois a uma taxa de amostragem de cerca de 2MSPS. As restantes características do dispo-
sitivo estão apresentadas na Tabela 8.
Tabela 8 - Principais Caraterísticas (ADS5560)
Tensão de Alimentação +3.3V
Potência Máxima (40MSPS) 674mW
Referência Interna/Externa
Resolução 16bit
Taxa de Amostragem Até 40MSPS
Protocolo Comunicação Paralelo CMOS / Paralelo LVDS / SPI
Fully Differential Amplifier – THS4502
Tendo em conta que o ADC utilizado funciona num modo diferencial é necessário desen-
volver um sistema adicional que faça a conversão de single-ended para diferencial, quer isto
dizer, um sistema que converta a tensão de entrada em duas tensões em modo diferencial.
Este dispositivo da Texas Instrumentes, o THS4502 será responsável pelo acondiciona-
mento do sinal para a leitura do ADC, este circuito de front-end possibilitará ainda a medição de
tensões negativas para que seja possível detetar o pull-in em ambos os processos de atuação
[26].
Figura 31 -Texas Instruments Fully Differential Amplifier - THS4502
no seu Package SOIC8r
34
Muito resumidamente, este amplificador irá converter uma tensão simples em duas ten-
sões diferenciais em torno da referência do ADC, ou seja, se por exemplo o ADC possuir uma
referência de 2V e a tensão lida for de 200mV, este amplificador colocará à saída duas tensões
de 2.1V e 1.9V respetivamente, de modo a que a sua diferença seja igualmente 200mV. As suas
principais características estão apresentadas na Tabela 9.
Tabela 9 - Principais Caraterísticas (THS4502)
Tensão de Alimentação +5V ,+12V,+15V,±5V
Consumo 20mA
Largura de Banda 370MHz
Slew Rate 2800V/µs
Tensão de Offset -5/+3 mV (Máximo)
5.1.3 Sistema de Controlo
A parte central do sistema como não podia deixar de ser é o sistema de controlo, res-
ponsável pela coordenação de todos os outros componentes. A plataforma na qual este sistema
é implementado deve ser escolhida tendo em conta o seu rendimento e desempenho, daí a es-
colha da utilização de um FPGA em detrimento de um microcontrolador.
FPGA – Altera DE2-70
Decidida a utilização de um FPGA para a implementação do sistema de controlo é ne-
cessário encontrar a plataforma a utilizar. Uma vez que o sistema a implementar não é demasi-
ado complexo, a escolha do dispositivo está facilitada pois o número de logic elements do dispo-
sitivo não necessita ser muito elevado.
Optou-se então pela utilização da placa de desenvolvimento da Altera, a DE2-70, que já
possui inúmeros periféricos facilitando assim o teste de todo o sistema e a sua integração no
projeto. Esta placa de desenvolvimento possui um dispositivo da família de FPGA Cyclone II da
Altera, mais propriamente o EP2C70F896C6N com cerca de 70K LEs [27].
35
Figura 32 - Placa de Desenvolvimento Utilizada - DE2-70
5.2 Hardware Desenvolvido
Terminada a seleção dos componentes de hardware que constituem o sistema é tempo
de apresentar o processo de integração dos mesmos. Tendo em conta o elevado preço dos kits
de desenvolvimento dos componentes, optou-se pelo desenvolvimento das placas de circuito
impresso para testar cada módulo separadamente e numa fase final desenvolveu-se ainda a PCB
que integra todos os módulos.
Antes de se avançar para o desenvolvimento do sistema completo foram testados vários
módulos separadamente (Figura 33):
Conversor Digital Analógico (DAC);
Conversor Analógico Digital (ADC);
DAC + Amplificador Somador + Digital Switch + ADC;
Fully Differential Amplifier ( front-end);
ADC + front-end.
36
Após teste e validação de todos os módulos de forma independente, procedeu-se à sua
integração numa única PCB apresentada na Figura 34 (esquemático no Anexo B e PCB no anexo
A).
Tal como já foi referido, este circuito já conta com todos os módulos integrados, nomea-
damente o sistema de atuação e o sistema de leitura.
Figura 33 – PCB dos Módulos Independentes
Figura 34 - Placa Final
37
Quanto ao sistema de atuação, através de dois potenciómetros é possível ajustar o valor
do offset a somar à tensão gerada pelo DAC quer para o lado direito quer para o lado esquerdo
da estrutura. Este offset pode ser ajustado entre 0V e 5V e possibilita o teste de diferentes mi-
croestruturas.
No que diz respeito ao sistema de leitura o seu modo de operação é configurável, po-
dendo ser escolhido qual o método a utilizar através de um jumper:
Conversor analógico para digital;
Comparadores Analógicos.
Se o modo de operação escolhido for utilizando os comparadores, existe um potenció-
metro que pode ser utilizado para ajustar o valor de referência para a comparação negativa, utili-
zando como valor por defeito -200mV.
Caso seja utilizado o sistema com ADC mudando a posição de um jumper é possível
ainda escolher o seu modo de operação:
Rápido (>30MSPS);
Lento (<30MSPS).
Para além disto, através de outro jumper independente pode ainda ser configurado o
modo de transmissão de dados:
Complemento para dois CMOS;
Complemento para dois LVDS;
Binário CMOS;
Binário LVDS.
Por defeito o modo de operação utilizado é o modo com ADC, no modo lento com os
dados em complemento para dois CMOS.
Todo o sistema está conectado à plataforma escolhida (DE2-70) através de um flat ca-
ble, que ligará um header de 40 pinos desta placa ao header GPIO1 da DE2-70, todos os sinais
estão especificados na Tabela 10.
38
Tabela 10 – Descrição dos Pinos de Ligação
1 N.C. 11 +5V 21 N.C. 31 Comparador1
2 D1 12 GND 22 Enable 32 N.C.
3 N.C. 13 D10 23 ClkOut 33 Comparador2
4 D3 14 D11 24 IN1 34 N.C.
5 D4 15 D12 25 ClkIn 35 N.C.
6 D5 16 D13 26 D0 36 N.C.
7 D6 17 D14 27 N.C. 37 MCLK
8 D7 18 D15 28 D2 38 LRCK
9 D8 19 N.C. 29 +3.3V 39 SCLK
10 D9 20 IN2 30 GND 40 SDATA
Tabela 11 - Legenda Tabela 10
Cor Módulo
ADC
DAC
Comparadores
Digital Switch
Este circuito possui ainda vários pontos de teste para calibração bem como alguns co-
nectores para ligação á microestrutura.
39
5.3 Gateware Implementado em FPGA
Todo o sistema de controlo foi implementado no FPGA, a linguagem utilizada foi o Veri-
log HDL e como ambiente de desenvolvimento adotou-se o software Quartus II da Altera. Este
sistema como seria de esperar, foi desenvolvido em paralelo com todo o hardware de modo a
ser mais fácil a sua validação e a sua integração. Todos os módulos desenvolvidos utilizam a
mesma frequência de relógio que nesta aplicação é de 50MHz.
5.3.1 Módulo UART
O primeiro módulo a ser implementado foi o módulo UART de modo a facilitar a troca de
informação com o PC, este módulo utiliza uma porta RS232 existente na plataforma de desen-
volvimento para, através de um cabo série efetuar a troca de informação.
A UART é um dispositivo de hardware que permite de uma forma bastante flexível co-
municações série assíncrona entre dispositivos. Apresenta um formato padrão para comunica-
ção, ou seja, deve obedecer a um conjunto de regras como o formato de dados e a velocidade
de transmissão.
Na Figura 35 é possível visualizar a estrutura de dados a seguir para a utilização de uma
UART. Sendo assim, o primeiro bit designado de Start Bit é a nível lógico baixo, de seguida vem
a trama de 8 bits, do LSB para o MSB e por fim o Stop Bit a nível lógico alto.
Figura 35 - Formato de Dados
Para além da estrutura de dados existem outros parâmetros configuráveis na UART tais
como o Baud Rate, os bits de dados, a paridade e os Stop Bits (Figura 5). O baud rate é a taxa
de transmissão de dados. A trama de dados enviada pode ser configurável entre 5 e 8 bits, nor-
malmente utilizasse 8 bits. O bit de paridade é utilizado para deteção de erros e é ainda possível
definir o número de Stop Bits.
40
Tabela 12 - Configuração de uma USART
Baud Rate (bps) Bits Dados Paridade Stop Bits
600 14400 57600 5 Não 1
1200 19200 115200 6 Par 1.5
2400 28800 128000 7 Impar 2
4800 38400 256000 8
9600 56000
Como já referido, a UART permite um nível elevado de configurações, contudo para a
aplicação em questão não se justifica a implementação de todas essas funcionalidades, optando-
se então por uma configuração fixa. Sendo assim, a trama utilizada para enviar/receber dados
será sempre de 8 bits de dados, um Start Bit e apenas um Stop Bit. Não é utilizada paridade
para deteção de erros e o baud rate utilizado é de 115200bps.
Na primeira fase da implementação do módulo UART no FPGA é necessário implemen-
tar a geração do baud rate. Tal como já foi referido o baud rate utilizado é de 115200bps e a
frequência de relógio utilizada é de 50MHz, então foi utilizado um registo de acumulação auxiliar
de 16 bits ao qual é incrementado uma valor previamente calculado (26) de modo que, quando
este registo dê overflow seja emitido um sinal obtendo assim o baud rate fixo desejado.
Baud BaudGeneratorAccWidth
BaudGeneratorInc ClkFrequency
(26)
Uma vez calculado o valor a incrementar implementou-se a geração do sinal à frequên-
cia desejada (115200bps), o BaudTick. Este sinal será posteriormente utilizado para o en-
vio/receção de dados da UART.
always @(posedge clk) begin if(enable) BaudGeneratorAcc =
BaudGeneratorAcc[BaudGeneratorAccWidth-1:0] + BaudGeneratorInc; end
wire BaudTick = BaudGeneratorAcc[BaudGeneratorAccWidth];
Figura 36 - Implementação da geração do BaudTick
41
Concluída a primeira fase dividiu-se o módulo UART em dois sub-módulos, utilizados pa-
ra a receção e para transmissão de dados respetivamente (Figura 37 - Vista RTL do módulo
UART).
Figura 37 - Vista RTL do módulo UART
Quanto ao módulo de transmissão implementou-se uma máquina de estados que, num
estado inicial aguarda um sinal que indique o início da transmissão (“start”) e envia o start bit,
após esta fase inicial envia um bit de dados a cada sinal “BaudTick” de modo a que os dados
sejam transmitidos à velocidade desejada, terminando com a transmissão do stop bit como se
pode ver na máquina de estados apresentada na Figura 38.
O módulo de receção tem um comportamento semelhante, embora no estado inicial es-
teja à “escuta” na linha de receção (RxD) para detetar a receção de um start bit, quando este é
detetado, a cada sinalização do Baudtick é guardado o bit recebido terminando no stop bit
(Figura 39).
42
Figura 38 - Máquina de Estados do módulo USART- Transmit
Figura 39 - Máquina de Estados do Módulo USART - Receive
43
5.3.2 Módulo I2S
Após terminado e testado o módulo da porta série foi implementado um módulo de co-
municação do protocolo I2S para comunicar com o conversor digital para analógico.
O interface I2S é um protocolo de barramento série desenvolvido pela NXP Semiconduc-
tors (antiga Philips Semiconductors) com a intenção de estabelecer ligações para transferência
de sinal digital áudio.
O barramento de comunicação consiste em três linhas:
Serial Audio Data (SDATA) – Linha de transmissão de dados;
Left/Right channel select (LRCK) – Linha de seleção do canal;
Serial Clock (SCLK) – Estabelece a frequência de transmissão dos dados;
Este protocolo estabelece uma multiplexação temporal (TDM) entre dois canais (esquer-
da e direita) que são transmitidos na linha SDATA, sendo que esta multiplexação é controlada
pela linha LRCK. Uma vez que este protocolo permite variabilidade quando ao tamanho da
palavra de dados e á velocidade de transmissão, estas são controladas pelo dispositivo master
através das linhas SCLK e LRCK. Posto isto existem três diferentes configurações, uma em que o
master é o bloco responsável pela transmissão, outra em que o master é o recetor da
informação e por fim uma configuração em que existe um módulo adicional que apenas é
responsável pelo controlo das linhas de SCLK e LRCK (Figura 40).
Figura 40 - Configurações do protocolo I 2S
44
De modo a controlar a variabilidade do tamanho da palavra, a transmissão de dados é
iniciada pelo bit mais significativo que é enviado um ciclo após a transição do sinal SCLK. Isto
leva a que independentemente do tamanho da palavra o bit mais significativo não seja perdido, o
diagrama temporal que representa este processo está apresentado na Figura 41. Além disto,
existe ainda um sinal adicional, o MCLK responsável pela sincronização entre o dispositivo slave
e master, a frequência deste sinal deve respeitar a expressão (27) de modo a garantir essa sin-
cronização.
512 384 256 1 92 1 28;MCLK
ou ou ou ouLRCK
(27)
Figura 41 – Diagrama temporal I 2S
Tendo em conta que este módulo apenas foi implementado com o intuito de comunicar
com o DAC (CS4334) apenas foi implementado o módulo master em que este é o transmitter.
Primeiro começou-se pela geração de todos os clocks necessários neste protocolo, nomeada-
mente o MCLK que é utilizado a uma frequência de 25MHz, metade da frequência de relógio
interna.
always@(posedge clock) begin if(!Reset) MCLK<=0; else if(enable) MCLK=!MCLK; end
Figura 42 - Geração do Master Clock
45
Quanto ao sinal de controlo do canal (LRCK) e para respeitar a seguinte razão
, a sua geração foi implementada tal como está apresentado na Figura 43 obtendo um sinal
a uma frequência de aproximadamente 130KHz.
always@(posedge clock)
begin
if(!Reset) y<=192;
else
begin
if(enable)
begin
if(y==0)
begin
LRCK=!LRCK;
y=192;
end
y=y-1;
end
end
end
Figura 43 - Geração do Left/Right Clock
A frequência do slave clock foi facilmente calculada uma vez que é necessário transmitir
24-bit em cada semiciclo do sinal LRCK então a sua frequência pode ser calculada da seguinte
forma ( 130freqLRCK KHz e 24n bits ):
130 24 2 6.2 ,K MHz (28)
se dividirmos o clock interno (50MHz → 25MHz cada transição positiva) obtém-se:
25
4.6.2
MHz
MHz (29)
always@(posedge clock)
begin
if (!Reset) y<=4;
else
begin
if(enable)
begin
if(y==0)
begin
SCLK=!SCLK;
y=4;
end
y=y-1;
end
end
end
Figura 44 – Geração do Slave Clock
46
No que diz respeito ao envio de dados sincronizado este é feito de uma forma simples.
Sempre que é detetada uma transição no sinal de LRCK, se esta transição for ascendente o en-
vio de dados diz respeito ao canal direito; se a transição for descendente esse envio diz respeito
ao canal esquerdo. Detetada essa transição os bits de dados são enviados a cada transição des-
cendente do sinal SCLK como se pode verificar no excerto de código apresentado na Figura 45.
always@(negedge SCLK) begin if ( !reset) dados<= 24'h800000; else begin old_LRCK <= LRCK_Out; if( old_LRCK && !LRCK_Out) begin dados <= esquerda; i<=24; end else begin if( !old_LRCK && LRCK_Out) begin dados <= direita; i<=24; end else begin if(i > 0) begin i <= i-1; SDATA <= dados[i]; end else begin SDATA <= 1'b0; end end end end end
Figura 45 - Envio de dados Sincronizado
5.3.3 Módulo ADC
No que diz respeito à leitura dos valores do conversor analógico para digital, foi imple-
mentado um módulo simples que gera um sinal de relógio à frequência de amostragem deseja-
da, neste caso 1.7MHz e efetua uma leitura a cada transição positiva do sinal CLKOUT enviado
47
pelo ADC, simbolizando que se encontra uma amostra pronta para leitura, tal como se pode ver
no diagrama temporal apresentado na Figura 46.
Figura 46 - Modo de Funcionamento ADC
O diagrama de blocos apresentado na Figura 47 ilustra como é feita a troca de informa-
ção entre o ADC e o FPGA.
Figura 47 - Diagrama de Blocos comunicação ADC
Tal como foi referido anteriormente o ADC adotado (ADS5560) tem vários modos de
funcionamento no que diz respeito à frequência de amostragem e ao protocolo de comunicação.
48
Nesta aplicação vai ser utilizado no modo slow (<30MSPS) e a interface é CMOS paralela, facili-
tando a comunicação com o FPGA.
Numa primeira fase procedeu-se á implementação do gerador da frequência de amos-
tragem desejada, 1.6MHz.
25
151.6
MHz
MHz (30)
always@(posedge clock)
begin
if(!Reset) y <= 15;
else
begin
if(enable)
begin
if(y==0)
begin
CLKP=!CLKP;
y=15;
end
y=y-1;
end
end
end
Figura 48 - Geração da frequência de Amostragem
Uma vez gerada a frequência de amostragem é tempo de efetuar leituras á frequência
do sinal de saída CLKOUT, ou seja, a cada transição positiva de CLKOUT está disponível uma
nova amostra.
always@( posedge CLKOUT)
begin
if(enable)
begin
recebido_adc <= ADC_data;
end
end
Figura 49 - Leitura de uma nova amostra
49
5.3.4 Filtro Digital
De modo a conseguir um sistema mais eficiente e fiável, é de especial interesse eliminar
possíveis ruídos no sinal adquirido. Optou-se então por implementar um filtro digital (FIR) que
filtre o sinal adquirido pelo ADC. Este filtro foi desenhado com o auxílio de uma ferramenta do
MATLAB, a FDA Tool.
Para esta aplicação o principal objetivo é eliminar ruídos de elevada frequência que pos-
sam ser introduzidos no sinal a analisar, desenhou-se então um filtro passa-baixo de ordem 80,
com uma frequência de corte de 0.05Fs (5% da frequência de amostragem), com um ripple na
banda passante de 1dB e na banda rejeitada uma atenuação de 100dB.
A elevada ordem do filtro deve-se ao facto de se pretender um filtro com uma elevada
atenuação. Tal como se pode verificar na Figura 50 o filtro apresenta uma boa resposta, atenu-
ando a cerca de 100dB para 15% da frequência de amostragem e a fase apresenta-se linear na
banda passante.
Figura 50 - Resposta do Filtro
De forma a testar melhor o comportamento do filtro antes de proceder á sua implemen-
tação no FPGA foi modelado um sistema em Simulink onde a um sinal original se adiciona ruído
na mesma ordem de amplitude a uma frequência de 1.6MHz, a resposta do filtro neste sistema
está apresentada na Figura 51.
50
Figura 51 - Simulação Comportamento do Filtro
Quando o filtro foi devidamente testado passou-se á sua implementação em Verilog HDL,
obtendo assim um módulo com uma latência de cerca de 50 ciclos (devido ao elevado número
de coeficientes do filtro), o que não é crítico para a aplicação em questão.
Figura 52 - Módulo Filtro Digital
5.3.5 Módulo LCD
Além de todos estes módulos essenciais ao funcionamento do sistema foi desenvolvido
um módulo para comunicar com o LCD disponível na placa de desenvolvimento, com o intuito
de possibilitar a apresentação de informação que possa ser relevante ao utilizador do sistema e
que auxiliasse durante a fase de depuração.
Figura 53 - Módulo LCD
Este módulo foi dividido em dois submódulos, um para servir de controlador e outro co-
mo temporizador de modo a garantir o cumprimento todos os tempos necessário ao funciona-
mento do dispositivo.
51
5.3.6 Módulo Principal
Apos a implementação de todos os módulos individualmente, procedeu-se á integração
dos mesmos num módulo principal, o top module. Numa primeira fase são instanciados todos
os submódulos (módulos apresentados anteriormente e alguns módulos auxiliares), tal como
está apresentado na Figura 54.
////////////////////////////////////////
/////////////1sec Delay/////////////////
////////////////////////////////////////
sec_Delay delay_s(.enable(enable & state[2] & state[1]), .iCLK(clock),
.oEND(sec), .Reset(reset));
////////////////////////////////////////
/////////////1msec Delay////////////////
////////////////////////////////////////
msec_Delay delay_ms
(.enable(EN),.iCLK(clock),.oEND(msec),.Reset(reset));
////////////////////////////////////////
/////////////Filtro/////////////////////
////////////////////////////////////////
filter matlab_filtro
(.clk(CLKOUT),.clk_enable(enable),.reset(!reset),.filter_in(recebido_a
dc),.filter_out(dados_2)); ////////////////////////////////////////
/////////////Rs-232/////////////////////
////////////////////////////////////////
rs232 serie
(.enable(enable),.t_finish(finish),.clk(clock),.TxD_start(start_rs232)
,.data(enviar),.TxD(txD),.RxD(rxD),.RxD_data(receber),.Reset(reset));
////////////////////////////////////////
/////////////LCD////////////////////////
////////////////////////////////////////
LCD ecra
(.CLK_50(clock),.LCD_RW(rw),.LCD_EN(en),.LCD_RS(rs),.LCD_DATA(data));
////////////////////////////////////////
/////////////Sampling clock//////////////
////////////////////////////////////////
sampling_clock sampling
(.CLKP(CLKP),.clock(clock),.enable(enable),.Reset(reset)); ////////////////////////////////////////
/////////////I2S////////////////////////
////////////////////////////////////////
master_clock master
(.MCLK(MCLK),.clock(clock),.enable(enable),.Reset(reset)); slave_clock slave
(.SCLK(SCLK),.clock(clock),.enable(enable),.Reset(reset)); L_clock stereo
(.LRCK(LRCK_Out),.clock(clock),.enable(enable),.Reset(reset));
Figura 54 - Instanciação dos Submódulos
52
Para controlar o fluxo de execução do sistema, foi implementada uma máquina de esta-
dos que controla todas as ações deste, esta máquina de estados está representada na Figura
55.
No estado inicial encontra-se todo o sistema desligado, as tensões aplicadas aos termi-
nais da estrutura estão conectadas ao potencial zero. Quando o push button de start é pressio-
nado o sistema troca para o estado 2, passando desta vez a ser aplicada um tensão ao terminal
esquerdo da estrutura. Esta tensão é incrementada de forma a gerar uma rampa, neste momen-
to o terminal direito da estrutura está ligado á massa através de um digital switch. A rampa de
tensão é gerada através do incremento do valor do registo do DAC, tal como está apresentado na
Figura 56. O valor do incremento é configurável, podendo-se assim configurar o valor do declive
da rampa gerada.
Figura 55 - Máquina de Estados do Top Module
always@(negedge LRCK_Out)
begin
if ( !reset) esquerda <= 24'h 800000;
else
begin
if(state==1)
begin
if((esquerda<24'hFFFFFF) && (esquerda != 24'h7FFFFF))
begin
esquerda = esquerda + 4'h2;//degrau
end
else if (esquerda==24'hFFFFFF)
begin
esquerda = 24'h0;
end
end
if(state==3)
begin
esquerda <= old_esquerda;
end
end
Figura 56 - Geração da Rampa Esquerda
53
Em paralelo com a geração da rampa estão a ser efetuadas leituras pelo ADC e as
amostras estão a ser filtradas pelo filtro digital implementado. A mudança para o estado seguinte
(estado 3) é efetuada quando é detetado o pull-in, ou seja, quando o valor de saída do filtro pas-
sa um valor previamente definido. Este processo está apresentado na Figura 57.
always @(posedge clock)
begin
if(!reset)
pull_adc <= 1'b0;
else
begin
if(dados_2[15]) //MSB
begin
if((dados_2) < 16'hFD70) pull_adc <= 1'b1; // -200mV
else pull_adc <= 1'b0;
end
else
begin
if((dados_2) > 16'h028F) pull_adc <= 1'b1; // 200mV
else pull_adc <= 1'b0;
end
end
end
Figura 57 - Deteção do Pull-In
Uma vez detetado o pull-in o sistema de atuação é parado e o terminal esquerdo é no-
vamente conectado à massa, o valor que estava no registo do DAC no momento em que ocorreu
o pull-in (tensão de pull-in) é guardado e enviado para um PC utilizando o módulo UART, quando
o envio da informação termina o sistema passa para um novo estado, o estado 4.
No quarto estado o comportamento do sistema é similar ao comportamento no segundo
estado, embora nesta situação a rampa de tensão gerada seja aplicada ao lado direito da estru-
tura, enquanto o lado esquerdo é conectado à massa. Quando a tensão aplicada atinge o valor
critico e é detetado o pull-in, o sistema volta a trocar de estado passando a enviar desta vez o
valor da tensão de pull-in do lado direito (estado 5). Por fim, quando esta ultima transmissão de
dados termina o sistema volta ao estado inicial aguardado o início de uma nova medição. A figu-
ra onde está apresentada a vista RTL deste módulo encontra-se no Anexo C.
54
Capítulo 6
Resultados
Este capítulo é dedicado á apresentação dos resultados obtidos no âmbito desta disser-
tação, apresentando numa primeira fase os resultados simulados que validaram o funcionamen-
to do sistema. Numa segunda fase são apresentados os resultados obtidos nos testes ao siste-
ma num ambiente real.
6.1 Resultados Simulados
Uma vez que o princípio de funcionamento do sistema já foi descrito e a microestrutura
a utilizar foi caraterizada, é de especial interesse simular o comportamento do mesmo. Para tal
um modelo completo do sistema foi implementado em Simulink [20], incluindo efeitos de rarefa-
ção do ar. Um esquema do modelo pode ser visto na Figura 58.
Figura 58 - Visão Geral Modelo Simulink
55
6.1.1 Declive da Rampa de Atuação
A primeira etapa da simulação do sistema é a averiguação do comportamento da mi-
croestrutura quando atuada por várias rampas de tensão com diferentes declives. O objetivo
desta simulação é encontrar qual o declive que revela o melhor compromisso entre o tempo
decorrido e o erro no valor da tensão de pull-in. Então, tal como se pode verificar na Figura 59,
foram feitas simulações para uma gama de declives desde os 100V/s até ao 5 V/s.
No gráfico apresentado na Figura 59 pode-se ver as várias rampas de tensão geradas,
representadas pelas linhas pretas, o comportamento da estrutura para as diferentes rampas,
representado pela linha azul. A linha vermelha sinaliza o valor do deslocamento para o qual foi
assumido como ponto de pull-in, e por fim a linha tracejada verde sinaliza o valor da tensão de
pull-in para cada uma das situações.
Depois de analisados os resultados da simulação, optou-se pela utilização de uma ram-
pa de tensões com um declive de 30V/s, uma vez que apresenta um bom compromisso entre
tempo decorrido e erro de medição, pois para declives mais acentuados o pull-in é atingido num
menor espaço de tempo, mas em contrapartida existe um erro na tensão de pull-in medida mai-
or.
Figura 59 - Simulação de Várias Rampas de Tensão
56
6.1.2 Diferentes Inclinações
Após definido o declive da rampa de atuação é necessário verificar o comportamento da
estrutura quando sujeita a diferentes inclinações. Foi então utilizado uma gama de valores para o
ângulo de inclinação desde os -45º até aos 45º com intervalos de 0.5º tal como se pode analisar
na Figura 60.
Analisando o gráfico pode-se verificar que o comportamento da estrutura deixa de ser li-
near abaixo dos -25º e acima dos 25º. Esta não linearidade deve-se às características não linea-
res do fenómeno de pull-in que é utilizado como método de transdução. Uma vez que para mui-
tas aplicações de inclinómetros não é necessário uma grande gama dinâmica, esta gama de
valores para a qual a estrutura tem um comportamento linear é suficiente. As simulações mos-
tram uma sensibilidade de 45.2 mV/º.
Figura 60 - Simulação Para Diferentes Inclinações
57
6.1.3 Efeitos da Temperatura
Tal como já foi mencionado, uma das características chave do mecanismo de transdu-
ção proposto é que o pull-in apenas depende da geometria e das propriedades do material. Uma
vez que as dimensões dos condensadores são constantes, apenas as caraterísticas mecânicas
da mola são sensíveis às variações de temperatura [28] levando a uma consequente variação do
comportamento do sistema. Com o intuito de verificar essa mudança do comportamento do sen-
sor novas simulações foram conduzidas, considerando variações na constante de elasticidade da
mola (k) de ±10% e ±20% e o resultante está apresentado na Figura 61.
Figura 61 - ∆Vpi Simulado para diferentes Constantes de Elasticidade para Diferentes
Inclinações
Uma análise à Figura 61 revela que a sensibilidade do sensor varia para as diferentes
constantes de elasticidade. Quando o k aumenta, o declive do diminui, enquanto que para
valores mais pequenos da constante de elasticidade obtém-se um maior declive de Este
fenómeno é facilmente explicado uma vez que, quanto maior for o valor da constante de elastici-
dade da mola maior será a sua força elástica, e por consequência conseguirá contrariar a força
electroestática com maior intensidade originado uma menor variação do
O primeiro passo para a resolução deste problema é, verificar o efeito desta variação no
valor da tensão de pull-in sem inclinação (Vpi0) (Tabela 13).
58
Tabela 13 - Tensões de Pull-In sem Inclinação
k Vpi0
k0=4.487 N/m 5.589 V
k1= k0 +10% N/m 5.847 V
k2= k0 +20% N/m 6.096 V
k3= k0 -10% N/m 5.319 V
k4= k0 -20% N/m 5.034 V
Analisando os dados apresentados na Tabela 13, pode-se dizer que as variações na
constante da mola provocam também uma variação no valor da tensão de pull-in sem inclinação.
Partindo deste princípio, pode ser calculada a razão entre a tensão de pull-in sem inclinação
(para cada um dos valores da constante k) e o valor da tensão nominal (tensão de pull-in sem
alteração da constante k). Posteriormente esta razão deve ser multiplicada pelos valores de
tal como é apresentado da equação 31.
0
iVpikVpi
Vpik (31)
A Figura 62 apresenta os resultados obtidos utilizando esta nova abordagem que, tal
como se pode verificar a resposta do sensor pode facilmente ser compensada para variações na
constante de elasticidade, apresentado o mesmo resultados para qualquer valor da constante.
Figura 62 -
Simulado para diferentes Constantes de Elasticidade e Diferen-
tes Inclinações
59
6.2 Resultados Experimentais
Concluído o processo de simulação é tempo de testar experimentalmente o sistema, pa-
ra tal foram utilizadas várias microestruturas já fabricadas com diferentes caraterísticas.
6.2.1 Comportamento do Sistema
Após o desenvolvimento de todo o hardware necessário e implementação do sistema de
controlo no FPGA, efetuou-se um teste para comprovar o bom funcionamento do mesmo tendo
em conta as especificações desejadas. A Figura 63 apresenta a monitorização do seu compor-
tamento.
Figura 63 - Monitorização do comportamento do Sistema
Uma vez que a tensão de pull-in nominal é de aproximadamente 6.1V, é adicionado um
degrau de 6V á saída do DAC de 24bit. Este degrau, além de permitir atingir tensões mais eleva-
das (a saída do DAC apenas atinge os 2V aproximadamente) permite ainda diminuir drastica-
mente o tempo necessário para efetuar uma medição, quer isto dizer, se se pretender usar a
resolução máxima do conversor seria necessário muito tempo para atingir a tensão de pull-in, e
iniciando a rampa de tensão de um valor superior esse tempo é reduzido. Além disso, de forma
a reduzir ainda mais o tempo necessário para atingir o pull-in, o valor inicial da rampa de tensão
60
será igual ao valor da tensão de pull-in anterior menos um valor de aproximadamente 50mV. As
tensões de pull-in são medidas sequencialmente, obtendo um proporcional à inclinação.
Quando os switchs estão desligados, não é aplicada nenhuma tensão e ambos os elé-
trodos de atuação estão ligados à massa. Quando um dos switchs está ligado, é gerada uma
rampa de tensão através do DAC de 24 bit e é adicionado o degrau de 6V até ser atingido o pull-
in. O declive da rampa de atuação pode ser controlado através da taxa de amostragem do DAC,
neste caso estão a ser usados degraus de 1 µV.
6.2.2 Diferentes Inclinações
Uma vez que o principal objetivo é criar um sistema capaz de medir inclinações, testou-
se a resposta deste a diferentes níveis de inclinação.
Numa primeira fase foi utilizada uma placa de aquisição (DAQ) da National Instruments,
USB-6251, para gerar a rampa de tensão a aplicar à microestrutura. Os resultados obtidos fo-
ram validados com recurso a um dispositivo de medição de distância da SICK com uma resolu-
ção de 1mm, para calcular a inclinação a que o sistema está sujeito. Os dados obtidos em cada
teste são guardados num PC através de uma script de MATLAB, a Figura 64 mostra a montagem
utilizada durante os testes.
Figura 64 - Montagem Utilizada para Testes Experimentais
61
O cálculo da inclinação, com base na distância obtida através do dispositivo de medição
de distância, é feito com recurso à trigonometria. A Figura 65 representa a montagem utilizada
facilitando a perceção do cálculo da inclinação apresentado na equação (31).
Figura 65 - Modelo Aproximado do da Montagem
2 2
180 18090 arctan arccos
X H
L X L
(32)
Após definido o cálculo da inclinação procedeu-se ao teste do sistema para diferentes in-
clinações, o ΔVpi obtido experimentalmente está apresentado na Figura 66, bem como o resulta-
do simulado para uma melhor comparação.
Os resultados apresentados na Figura 66 mostram uma sensibilidade de 50mV/º resul-
tando numa resolução de 0.006º (assumindo uma resolução real de 300 µV e desprezando ruí-
dos). Esta resolução encontra-se condicionada pela máxima resolução de saída da placa de
aquisição que é de 300 µV.
Figura 66 - Resultados Experimentais para Diferentes Inclinações
62
A diferença no declive entre os resultados simulados e medidos deve-se à diferença en-
tre a mola mecânica simulada e real. Os processos de fabrico de MEMS têm tendência para ter
overetching resultando em molas mecânicas menos rígidas, o que explica o declive mais acentu-
ado nos resultados experimentais quando comparados com os resultados simulados.
Após testar a resposta do sistema às diferentes inclinações, efetuou-se o mesmo teste
mas utilizando o sistema desenvolvido (Hardware + FPGA), obtendo uma resposta ainda mais
linear que no teste anterior, tal como se pode verificar na Figura 67. A sensibilidade registada é
igual ao teste anterior (50mV/º), uma vez que se utilizou a mesmo estrutura para efetuar o teste.
Neste caso obteve-se uma resolução mais elevada (<0.00001º- assumindo uma resolução real
de 1 µV e desprezando ruídos) pelo facto de a resolução utilizada no sistema de atuação ser 1
µV.
Figura 67 – Resultados Experimentais para diferentes Inclinações (FPGA)
Com o fim de provar que a sensibilidade obtida está diretamente ligada às caraterísticas
da microestrutura utilizada (estrutura com mais massa irá ter uma tensão de pull-in mais eleva-
da mas também apresentará uma sensibilidade também mais elevada) repetiu-se novamente o
teste realizado, com uma nova estrutura de maior massa, os resultados obtidos estão apresen-
tados na Figura 68.
63
Figura 68 - Resultados Experimentais para diferentes Inclinações com Nova
Estrutura (FPGA)
A sensibilidade registada é muito superior ao teste anterior (400mV/º) devido á grande
diferença de massa entre as estruturas. Neste caso existe ainda a possibilidade de obter uma
melhor resolução uma vez que a sensibilidade é superior e a resolução utilizada no DAC é a
mesma, 1 µV.
6.2.3 Cálculo do Ruido
A resolução alcançada pelo sistema está diretamente ligada ao ruido total deste, isto é,
se o sistema for desenhado para ter uma resolução de 0.0001º mas ao mesmo tempo existir
um ruido de 0.002º, podemos dizer que a nossa resolução máxima é de 0.002º uma vez que
medições abaixo desse valor não podem ser garantidas como medições viáveis. Foi a partir des-
te pensamento que se procedeu ao estudo do ruido do sistema, tentando perceber qual seria a
limitação ao nível da resolução.
Para tal, efetuou-se uma medição contínua do valor de ΔVpi ao longo de 7 dias por forma
a perceber a variação alcançada ao longo do tempo. Além disso, tal como já foi referido nesta
64
dissertação, o valor medido será diretamente influenciado pela variação da temperatura do am-
biente, foi então que em paralelo se procedeu á monitorização do valor da temperatura de forma
a poder comparar a variação das duas grandezas. A leitura da temperatura foi feita com recurso
ao sensor de temperatura e humidade SHT21 da SENSIRION que possuí uma resolução de 0.04
ºC [29].
Se os gráficos presentes na Figura 69 forem analisados, podem ser retiradas algumas
informações, o primeiro facto é o sucessivo incremento do valor médio do ΔVpi que iniciou com
o valor de 0V e foi aumentando ao longo do tempo. Este fenómeno deve-se ao charge efect que
se verifica neste tipo de dispositivos [30].
Além disso, pode-se verificar ainda a variação deste valor com a temperatura, quando
existe uma variação considerável na temperatura ambiente verifica-se também uma variação no
valor de ΔVpi. Quando a temperatura aumenta, o valor médio de ΔVpi sofre uma pequena dimi-
nuição, enquanto que quando a temperatura diminuí o seu valor aumenta.
Figura 69 - Monitorização do ΔVpi e da Temperatura
Outro facto a constatar é, a diferença no valor do ruído dependendo da altura do dia em
que foram obtidos os resultados. Isto deve-se ao facto de durante os períodos da noite existirem
menos fatores externos a introduzir erros nas medições, como por exemplo, pessoas a andar no
edifício ou perturbações causadas por outros dispositivos em funcionamento no laboratório.
Se um período mais reduzido de tempo for analisado com mais pormenor, pode-se veri-
ficar que a variação do valor de ΔVpi é de cerca de 1mV, tal como se encontra explicito na Figu-
ra 70. Esta variação limita a resolução conseguida em cerca de 0.02º tendo em conta a sensibi-
65
lidade da estrutura utilizada que é de 50mV/º. Este valor levanta um novo problema, tentar eli-
minar as fontes de ruido ao máximo. Para tal é necessário fazer um estudo mais detalhado das
fontes de ruído do sistema. Quanto ao sistema de leitura para diminuir a sua contribuição para o
ruido total foi implementado um filtro digital, restando então fazer uma análise detalhada do ruí-
do do sistema de atuação.
Figura 70 – Visualização em detalhe da variação do ΔVpi
6.2.4 Caraterização do Ruído de Atuação
Tal como foi referido no ponto anterior, para se perceber as limitações do sistema é ne-
cessário efetuar um estudo do ruído introduzido pelo sistema de atuação. Para tal foi utilizado
um osciloscópio digital de elevada resolução, o MSO4104 da Tektronix [31] onde foi feita a aqui-
sição do sinal gerado pelo sistema de atuação.
Para a realização deste teste procedeu-se à programação do sistema gerando uma ten-
são constante de aproximadamente 7.3V em cada um dos canais separadamente.
Inicialmente utilizou-se uma taxa de amostragem de 500Ksps obtendo os sinais apresen-
tados na Figura 71 onde se pode verificar que estes variam cerca de 1V (peak-peak), valor muito
elevado para a aplicação em questão.
66
Figura 71 - Sinais dos dois canais saída do sistema de atuação (1)
De modo a analisar mais detalhadamente os sinais aumentou-se a taxa de amostragem
do osciloscópio para 5Gsps. Nesta nova análise verificou-se também um aumento na variação
das tensões de saída, variação essa superior a dois volts (Figura 72). Mas analisando o valor da
frequência destes sinais (>1 MHz) verifica-se que o ruído encontrado nesta abordagem não é
critico, dado o facto da estrutura não responder a sinais nesta gama de frequências.
67
Figura 72 - Sinais dos dois canais saída do sistema de atuação (2)
Em suma, apesar de o ruído de elevada frequência não ser crítico para esta aplicação,
deve ser eliminada evitando de qualquer modo possíveis erros adicionais á leitura da tensão de
pull-in. Digno de uma maior atenção é o ruido de menor frequência registado na primeira abor-
dagem, pois esta variação de cerca de um volt na tensão aplicada aos terminais da estrutura é a
principal razão para o elevado erro registado no ponto anterior, onde se verificou uma variação
de 1mV no ΔVpi e consequente limitação na resolução alcançada.
68
Posto isto, esta análise ao ruído do sistema de atuação revela a necessidade da imple-
mentação de um filtro analógico passa-baixo a acrescentar ao sistema de atuação de modo a
filtrar o ruído registado.
Uma possível montagem para a resolução deste problema é, a utilização de um filtro ati-
vo passa-baixo Sallen-Key tal como está apresentado Figura 73.
Este filtro pode ser utilizado com uma frequência de corte de 200Hz utilizando compo-
nentes com os valores apresentados na Tabela 14.
Figura 73 - Circuito Filtro Sallen-Key Passa-Baixo
Tabela 14 - Valores para os Componentes do Filtro
R1 8.2K
R2 8.2K
C1 0.1µF
C2 0.1µF
70
Capítulo 7
Conclusões e Trabalho Futuro
Nesta dissertação foi apresentado o desenvolvimento de um sensor de inclinação de ele-
vada resolução com base numa micro estrutura eletromecânica.
Na abordagem proposta as microestruturas são operadas no modo de pull-in e dadas as
caraterísticas deste fenómeno estão criadas condições para a criação de um inclinómetro autó-
nomo e autocalibrado. O mecanismo de transdução adotado permitiu a criação de um meca-
nismo de compensação térmica apresentado nesta dissertação.
Os primeiros resultados são bastantes promissores provando a viabilidade da aborda-
gem proposta. O sistema atual encontra-se limitado pelo valor do ruido medido, embora não
esteja longe do nível dos inclinómetros já existentes (0.02º). Para melhorar os resultados obtidos
é necessário ainda, tal como foi referido, melhorar o sistema de atuação acrescentando um filtro
analógico à sua saída de modo a reduzir o ruído no sinal de atuação. Qualquer modificação no
sistema de atuação requer uma nova análise de ruído, garantindo assim os melhores resultados
possíveis.
Para garantir que não existe mais nenhuma fonte de erro nas medições é necessário
ainda garantir o bom funcionamento do sistema de leitura, quer isto dizer, garantir o correto
funcionamento do filtro digital implementado. Para tal, deve ser implementado um controlador
de memória em FPGA que permita o armazenamento dos dados amostrados pelo ADC (filtrados
e não filtrados) numa memória externa. Este procedimento permitirá posteriormente a compara-
ção entre os valores amostrados filtrados e não filtrados, verificando se o comportamento do
filtro corresponde ao desejado.
Numa fase posterior o circuito de leitura (readou circuit) pode ser implementado digital-
mente com recurso a um FPGA reduzindo ainda mais a possibilidade da existência de ruido.
Para garantir a obtenção dos melhores resultados possíveis pode ainda ser desenhada uma mi-
croestrutura totalmente pensada para este propósito, encontrando assim o melhor compromisso
entre massa da estrutura, tensão de pull-in, sensibilidade e consumo do sistema.
72
Bibliografia
[1] D. Lapadatu, S. Habibi, B. Reppen, and G. Salomonsen, "Dual-Axes Capacitive Inclinometer/Low-g Accelerometer for Automotive Applications," in 14th IEEE Int’l Conf on MEMS, Interlaken, Switz, 2001, pp. 34-37.
[2] N. A. Hoult et al., "Largescale WSN installation for prevasive monitoring of civil infrastructure in London," in Structural Health Monitoring, Naples, Italy, 2010, pp. 214-219.
[3] T. Vilenius, "High-End Inclinometers - Evolution of Digital Plataform towards Performance, Safety and Sensor Fusion," Advanced Microsystems for Automotive Applications, vol. Charpter 5,Springer, pp. 317-328, 2007.
[4] D. Crescini, M. Baú, and V. Ferrari, "MEMS tilt sensor with improved reso-lution and low thermal drift," Sensors and Microsystems, pp. 225-228, 2009.
[5] Y. Yu, J. Ou., J. Zhang, C. Zhang, and L. Li, "Development of Wireless MEMS Inclination Sensor System for Swing Monitoring of Large-Scale Hook Structures," IEEE Transactions on industrial Electronics, vol. 56 nr4, pp. 1072-1078, 2009.
[6] L. Huawei, G. Qinglei, M. Shifu, and H. Jian, "Design of a Plane Inclinometer Based on MEMS Accelerometer," in International Conference on Information Acquisition, Jeju City, Korea, 2007, pp. 320-323.
[7] S. Y. Yurish, "Low-Cost, dual-axis smart inclinometer," in IEEE Sensors Conference, Barcelona, Spain, 2008, pp. 1488-1491.
[8] S. Luczak, W. Oleksiuk, and M. Bodnicki, "Sensing tilt with MEMS accelerometers," IEEE Sensors Journal, vol. 6, pp. 1669-1675, 2006.
[9] V. A. Kottapalli, A. S. Kiremidjian, and J. P. Lynch, "Two-tiered wireless sensor network architecture for structural health monitoring," Proceedings of SPIE, vol. 5057, pp. 8-19, 2003.
[10] J. P. Lynch and K. J. Koh, "A Summary Review of Wireless Sensors and Sensors Networks for Structural Health Monitoring," Shock and Vibration Digest, vol. 38, pp. 91-128, 2006.
[11] N. Yazdi, A. Ayazi, and K. Najafi, "Micromachined Inertial Sensors," Proceedings of the IEEE, vol. 86, pp. 1640-1659, 1998.
[12] Soil Instruments Limited. (2009) itm-soil. [Online]. http://www.itm-soil.com.au/files/soil/TLT-2_Tilt%20Sensor_Rev01.5%20DS.pdf
[13] S. Billat et al., "Micromachined Inclinometer with high sensitivity and very good stability,"
73
Sensors and Actuators A, vol. 97-98, pp. 125-130, 2002.
[14] C. H. Lin and S. M. Kuo, "High-Performance inclinometer with wide-angle measurement capability without damping effect," , Kobe, Japan, 2007, pp. 585-588.
[15] D. H. Jeong et al., "High-Resolution Capacitive Microinclinometer with Oblique Comb Electrodes using (101)Silicon," Journal of Microelectromechanical Systems, vol. 20, pp. 1269-1276, 2011.
[16] S. Dalola, V. Ferrari, and D. Marioli, "Micromachined piezoresistive inclinometer with oscillator-based integrated interface circuit and temperature readout," Measurement Science and Technology, vol. 23, p. 035107, 2012.
[17] Analog Devices. (2012, Feb.) Analog.com. [Online]. http://www.analog.com/en/mems-sensors/mems-inertial-sensors/adxl202/products/product.html
[18] F. S. Alves, R. A. Dias, J. Cabral, and L. A. Rocha, "Autonomous MEMS Inclinometer," in Autonomous and Intelligent Systems, Aveiro, Portugal, 2012, pp. 26-33.
[19] L. A. Rocha, E. Cretu, and R. F. Wolffenbuttel, "Analysis and analytica modelind of static pull-in with application to MEMS-based voltage reference and process monitoring," Journal of Microelectromechanical Systems, vol. 13, pp. 342-354, 2004.
[20] L.A., Cretu, E., Wolffenbuttel, R.F Rocha, "Using dynamic voltage drive in a parallel-plate electrostatic actuator for full-gap travel range and positioning," Journal of Micro-lectromechanical Systems, vol. 15 nr1, 69-83 2006.
[21] Cirrus Logic. (2011) Cirrus.com. [Online]. http://www.cirrus.com/en/pubs/proDatasheet/CS4334-5-8-9_F6.pdf
[22] Analog Devices. (2012) Analog.com. [Online]. http://www.analog.com/static/imported-files/data_sheets/ADG1633_1634.pdf
[23] Analog Devices. (2012) Analog.com. [Online]. http://www.analog.com/static/imported-files/data_sheets/AD8022.pdf
[24] Maxim Integrated. (2012) maximintegrated.com. [Online]. http://datasheets.maximintegrated.com/en/ds/MAX9644-MAX9646.pdf
[25] Texas Instruments. (2012) ti.com. [Online]. http://www.ti.com/lit/ug/slau260/slau260.pdf
[26] Texas Instruments. (2012) ti.com. [Online]. http://www.ti.com/lit/ds/slos352e/slos352e.pdf
[27] Altera Corporation. (2012) altera.com. [Online]. http://csg.csail.mit.edu/6.375/6_375_2010_www/handouts/other/DE2Manual.pdf
74
[28] L. A. Rocha, E. Cretu, and R. F. Wolffenbuttel, "Compensation of temperature effects on the pull-in voltage of microstructures," Sensors and Actuators A, vol. 115, pp. 351-356, 2004.
[29] Sensirion AG. (2011, Dezembro) Sensirion. [Online]. http://www.sensirion.com/fileadmin/user_upload/customers/sensirion/Dokumente/Humidity/Sensirion_Humidity_SHT21_Datasheet_V3.pdf
[30] J. Wibbeler, G. Pfeifer, and M. Hietschold, "Parasitic charging of dieletric surfaces in capacitive microelectromechanical system (MEMS)," Sensors and Actuators A, vol. 71, pp. 74-80, 1998.
[31] INC. TEKTRONIX. (2012, October) Tektronix. [Online]. http://www.tek.com/datasheet/oscilloscope/mso4000-dpo4000-mixed-signal-oscilloscopes-datasheet
[32] Da-wei LIN and Tao GUO, "Design of Dual-axis Inclinometer Based On MEMS Accelerometer," in Third International Conference on Measuring Technology and Mechatronics Automation, Shangshai, 2011, pp. 959-961.
75
Anexos
76
Anexo A
PCBs
Figura 74 - PCB Completa 2D
77
Figura 75 - PCB Completa 3D
78
Anexo B
Esquemáticos
79
Figura 76 - Esquemático Placa Completa - Parte 1
80
Figura 77 - Esquemático Placa Completa - Parte 2
81
Anexo C
Visão RTL do Top Module
Figura 78 - Visão Global do Modelo RTL
83
Lista de Publicações
Artigos em revistas de circulação internacional com arbitragem científica:
F.S. Alves, R.A. Dias, J. Cabral and L.A. Rocha, “Pull-In MEMS Inclinometer”, Procedia Engineer-
ing, Volume 47, 2012, pp. 1239–1242
Publicações em atas de encontros científicos:
F.S. Alves, R.A. Dias, J. Cabral and L.A. Rocha, “Autonomous MEMS Inclinometer” in Internatio-
nal Conference on Autonomous and Intelligent Systems, Aveiro, Portugal, June 2012,LNCS
7326, pp. 26-33.
F.S. Alves, R.A. Dias, J. Cabral and L.A. Rocha,“Micro Inclinómetro Eletromecânico”, SAAEI12
Seminarium on Automation, Industrial Electronics and Instrumentation, Guimarães, Portugal, July
2012, pp. 559-562.
