CIRCUITOSDIGITALES1 (1)

PROGRAMA DE INGENIERIA ELECTRONICA

CIRCUITOS DIGITALES I – DISEÑO DIGITAL

1

CORPORACION UNIVERSITARIA AUTONOMA DE NARIÑO – FACULTAD DE INGENIERIA



2


CIRCUITOS DIGITALES I

DISEÑO DE CIRCUITOS



3


PRESENTACION

La ingeniería electrónica como la aplicación práctica de la electrónica en sistemas de control, procesamiento, distribución de la información y energía, basados en conocimientos teóricos y científicos y otros de índole técnica y práctico han permitido el desarrollo de circuitos integrados construidos por medio de silicio; componentes que le permiten al ingeniero diseñar dispositivos electrónicos de bajo precio, prestaciones adicionales, bajo consumo.

La electrónica digital es una parte de la electrónica que se encarga de sistemas electrónicos en los cuales la información está codificada en dos únicos estados, usando Álgebra Booleana y un sistema de numeración binario, se puedan realizar complejas operaciones lógicas o aritméticas sobre las señales de entrada, en el procesamiento de las mismas y la acción a ejecutar.

Un circuito electrónico digital es una serie de elementos electrónicos interconectados a través de conductores en uno o más bucles cerrados. Los circuitos digitales son la base fundamental del desarrollo de la electrónica en la actualidad, debido a la posibilidad de interconectar numerosos transistores, condensadores, transistores y otros componentes sobre pastillas de silicio, esa fue idea inicial que dio origen a los microchips, estos circuitos integrados funcionan con un valor de voltaje codificado en uno dos estados, verdadero o falso, unos y ceros, mientras que para la electrónica analógica hay una infinidad de estados de información que codificar según el valor del voltaje.

La electrónica digital permite el uso del álgebra booleana y un sistema de numeración binaria con los cuales se pueden realizar complejas operaciones lógicas o aritméticas. Los circuitos digitales son el origen de circuitos integrados programables y microprocesadores, tecnología que ha revolucionado la mayor parte de las actividades del hombre. En la tecnología actual la electrónica digital ha alcanzado una gran importancia debido a que es utilizada para realizar autómatas y por ser la piedra angular de los sistemas microprogramados como son los ordenadores o computadoras

Las áreas de aplicación de los circuitos integrados son muy amplias como en la agricultura, la ganadería, la minería, en procesos industriales y de servicios.



4


COMPETENCIAS

Las competencias permiten desarrollar las aptitudes; en la mayoría de los casos la competencia se entiende por capacidad y se refiere, normalmente, a la posibilidad que el estudiante tiene de saber-hacer algo con los aprendizajes que ha adquirido en la universidad. En la ingeniería interesa es la aplicación de ese aprendizaje, la información solo de conceptos no sirve en el desempeño profesional en la cual no se evalúa su ejercicio sobre saberes o información de una temática específica, sino sobre el ser, el saber y el hacer, es decir, actuaciones concretas del egresado quien será capaz de saber que puede hacer con sus conocimientos, adaptarse a nuevas tecnologías, donde aplicarlas, cómo hacerlo, porqué usarlos o porqué no, entre otras. Las competencias a desarrollar por el modulo son las siguientes:

Cognoscitiva

• Comprender la utilización de compuertas lógicas y lógica booleana como elemento fundamental de un circuito digital.

• Conoce teoremas y postulados del algebra booleana. • Identifica los diferentes sistemas de numeración para emplearlos en el

diseño de un circuito digital. • Identifica diferencias entre las familias lógicas y sus niveles de integración. • Simplificar funciones booleanas por medio de diagramas como Karnaught. • Conocer el funcionamiento de las compuertas lógicas. • Identifica las compuertas AND, OR y NOT como elementos básicos para

representar una función booleana. • Aplica compuertas universales NAND o NOR para representar una función

binaria. • Conocer los procedimientos para generar circuitos digitales a partir de su

función. • Reconoce circuitos digitales sumadores, restadores, comparadores,

decodificadores, codificadores, multiplexores, demultiplexores, conversores de código en circuitos que se emplean la lógica combinacional.

• Desarrollar aritmética binaria por medio de circuitos integrados. • Analizar la lógica de los circuitos digitales flip-flops, registros y contadores.



5


Procedimental e Instrumental

• Crea tablas de verdad para representar el comportamiento de un circuito digital.

• Utiliza diagramas de Karnaught en el algebra booleana. • Convierte funciones que emplean compuertas como AND, OR y not y los

implementa en compuertas diferentes como NAND o NOR. • Diseña circuitos digitales combinacionales. • Desarrolla circuitos digitales dedicados a la aritmética binaria. • Diseña circuitos digitales secuenciales. • Diseña circuitos digitales que cuentan con flips-flops, registros y contadores

en un circuito digital, seleccionando las configuraciones apropiadas. • Construye circuitos digitales basados en unidades de memoria. • Integra familias de circuitos integrados digitales en un circuito.

Actitudinal

• Aporta a los recursos nacionales, tanto humanos como técnicos, para que desde su conocimiento en circuitos digitales combinacionales y secuenciales y en otras temáticas de la electrónica ejerza su labor desde una perspectiva global dirigida al desarrollo de la sociedad

• Concientiza la necesidad de formarse permanentemente y tener las habilidades para asimilar nuevos conocimientos científicos y tecnológicos necesarios en su práctica laboral.

• Promueve valores que le permitan comprender su responsabilidad ética y tecnológica, enmarcando todos sus actos dentro de estos principios.

• Fomenta el respeto y el cumplimiento de los valores institucionales a través de su divulgación.

• Promueve el empleo de los diferentes circuitos digitales en el desarrollo de aplicaciones que den solución a un problema.



6


AMBIENTES DEL APRENDIZAJE Y EQUIPAMIENTO DIDÁCTICO.

Para el aprendizaje de los circuitos digitales 1 se hace uso inicialmente de elementos tradicionales, una vez se empieza a trabajar con las compuertas lógicas se hace uso del laboratorio de electrónica en el los estudiantes desarrollan su prácticas de laboratorio para ello inicialmente diseñan el circuito digital y posteriormente realizan el conexionado en protoboard para verificar el correcto funcionamiento de los mismos.

En unidades en las cuales se emplean circuitos integrados de mediana escala de integración y alta escala de integración los estudiantes no solo empelan los laboratorios de electrónico sino que también hace uso de software de simulación como Proteus. Estas herramientas de software aceleran el proceso de montaje y permiten desarrollar aplicaciones las cuales normalmente tomarían mucho tiempo para montar un circuito digital.

El software de simulación además les permite desarrollar practicas en las cuales pueden acceder a gran cantidad de circuitos integrados sin la necesidad de adquirirlos y además con la posibilidad de utilizar integrados que no se encuentran en los diferentes almacenes de electrónica de la ciudad. De este modo en cada una de las unidades el estudiante requiere materiales y herramientas de software para el desarrollo del modulo.

Por lo anterior se requiere de los siguientes recursos y herramientas: navegador con acceso a Internet, Software Proteus v.6.0 o versión superior, en cuanto a materiales para el desarrollo de prácticas se requieren los siguientes componentes electrónicos: un protoboard, una fuente DC de alimentación, cable, circuitos integrados con función de compuertas lógicas, CI sumadores, restadores, decodificadores, multiplexores, demultiplexores, comparadores, flip-flops, contadores, resistencias varias a medio vatio, leds, display de siete segmentos en ánodo y cátodo, potenciómetros de variadas resistencias, pulsadores, interruptores, buzzer.



7


PROCESO FORMATIVO

La enseñanza problemática es un proceso de enseñanza que modela el proceso del pensamiento y tiene carácter de búsqueda e investigación, enmarcada como una pedagogía activa. El estudiante de ingeniería electrónica es autónomo, afiliativo y su tarea básica es aprender haciendo. Inicialmente el docente desarrollara un proceso de fundamentación, conceptos generales sobre microcontroladores y programación, conexión de dispositivos de entradas, sensores y actuadores, las clases son teórico practicas, para posteriormente asignarle al estudiante un problema a solucionar en campo de interés los cuales posibiliten en los estudiantes la investigación, la consulta en diferentes fuentes, experimenten, manipulen los circuitos, socializan y comparten sus aprendizajes en una sustentación. Las preguntas problematizadoras, la identificación de la situación problemática provoca la actividad del pensamiento creador, para encontrar las causas, consecuencias y relaciones de los fenómenos de los acontecimientos estudiados.

El estudiante asimila el proceso del diseño de un circuito digital para que amplié sus competencias y las aplique en diversas áreas de su labor como ingeniero. La ética será transversal en el desarrollo de la asignatura, con el fin de propender por un ser integral y un ingeniero idóneo en la aplicación de sus conocimientos.

ESTRATEGIAS DE EVALUACIÓN.

La evaluación del desempeño permite observar el reflejo del proceso formativo y de las evidencias que la competencia muestra. Para el caso de este modulo se evalúan el desarrollo de las practicas en las cuales el estudiante realiza la tablas de verdad, encuentra la función simplificada, elabora el diagrama lógico, el diagrama de conexiones y finalmente monta en un protoboard el circuito digital o lo simula por medio de un software. Lo anterior permite evidenciar por cada una de las unidades la asimilación y la aplicación del conocimiento en la búsqueda de solución a un problema.



8


En la parte final del modulo el estudiante integra el conocimiento adquirido en las diferentes unidades, al igual que coloca en practica sus aptitudes y destrezas en el desarrollo de un proyecto concreto y real.

VALORACIÓN DE EVIDENCIAS.

La valoración de evidencias permite “certificar”, “reconocer” y “normalizar “ las competencias que se desarrollan en el presente modulo. Entre ellas se evidencian las siguientes:

• Diseña sistemas digitales en los cuales emplea Circuitos integrados de lógica secuencial y combinacional.

• Comprende y resuelve conflictos que se puedan presentar en un circuito digital basado en circuitos integrados secuenciales y combinacionales.

• Acopla a los sistemas digitales visualizadores como display o leds para verificar el funcionamiento apropiado de un circuito.

• Muestra las ventajas del uso de compuertas lógicas como XOR o equivalencia con respecto a los convencionales solo representados por compuertas OR, AND y NOT.

• Conoce y aplica los diferentes procesos de simplificación de funciones booleanas.

• Manejar adecuadamente el software de simulación Proteus antes de pasar al montaje en un protoboard e o en circuito impreso.

• A partir de la función de un circuito digital puede plantear la equivalencia del mismo por compuertas lógicas.

• Ensambla, instala y realiza mantenimiento de dispositivos basados en circuitos integrados de lógica secuencial y combinacional.

ESTRATEGIAS DE MEJORAMIENTO.

El mejoramiento de competencias en el modulo de Circuitos Digitales I se logra desarrollando diversas actividades una de ellas es la construcción de material didáctico basados en dispositivos electrónicos que describan el funcionamiento



9


por unidad de aprendizaje. No solo es utilizar un software de simulación sino que los estudiantes apliquen sus competencias en el diseño.

Una estrategia atractiva para que el estudiante mejore sus competencias consiste en que elija un proyecto que de solución a alguna problemática, presentando una propuesta inicial y desarrollándola a lo largo del modulo; el trabajo recibe mayor atención y esfuerzo si se presenta al público por ejemplo en la feria de la Universidad.



10


CONTENIDO

UNIDAD

1. SISTEMAS BINARIOS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

2. ALGEBRA BOOLEANA Y COMPUERTAS LÒGICAS

FUNDAMENTO DE LOS CIRCUITOS INTEGRADOS. . . . . . . . . . .

43

3. SIMPLIFICACION DE FUNCIONES BOOLEANAS. . . . . . . . . . . . . . 79

4. LÒGICA COMBINACIONAL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

5. LÒGICA COMBINACIONAL CON CIRCUTOS DE MEDIANA Y

ALTA ESCALA DE INTEGRACIÒN. . . . . . . . . . . . . . . . . . . . . . . . .

131

GLOSARIO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

BIBLIOGRAFIA Y CIBERGRAFIA. . . . . . . . . . . . . . . . . . . . . . . . . . . 143

PERFIL DOCENTE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144



11


UNIDAD 1

SISTEMAS BINARIOS

Identificación de la unidad

La duración de unidad: Doce horas

Créditos: 0.5

Modalidad: Teórica

Objetivos

Al final de esta Unidad Usted debe:

• Identificar los números binarios. • Realizar diferentes conversiones entre bases de números. • Identificar números octales y hexadecimales • Obtener complementos de un número. • Generar códigos binarios. • Identificar los registros. • Conocer algunos elementos de la lógica binaria. • Identificar las características de los circuitos integrados en cuanto a su

escala de integración.

Tabla de saberes

Saber saber Saber conocer Saber hacer

Números binarios.

Conversión de bases.

Números octales y hexadecimales.

Observan el funcionamiento de algunos dispositivos que se construyen a base de circuitos integrados de la lógica secuencial y

Realiza conversiones entre diferentes bases y genera sus propios códigos binarios.



12


Complementos.

Códigos binarios.

Lógica binaria.

Circuitos integrados.

combinacional.

Re realizan conversiones entre las diferentes bases de números.

1.1 COMPUTADORES DIGITALES Y SISTEMAS DIGITALES

Las computadoras se aplican en diferentes sectores de la producción, especialmente el secundario y el terciario.

Una computadora permite actividades como:

• Cálculos científicos. • Procesamiento de información comercial y de negocios. • Controles de transito. • Aplicaciones de entretenimiento • Educación. • Automatización. • Otras.

Una computadora ejecuta secuencias de instrucciones denominadas programas.

Un usuario puede cambiar un programa y se denomina programador.

La computadora es un ejemplo de un sistema digital, existen otros ejemplos: voltímetros, contadores electrónicas, calculadoras, velocímetros, etc. Estos son dispositivos no programables

Un sistema digital manipula elementos discretos de información.

Cuales son los elementos discretos de información:

• Impulsos eléctricos. • Dígitos decimales • Letras de un alfabeto. • Operaciones aritméticas. • Signos de puntuación. • Otro conjunto de símbolos.

La unión de elementos discretos representa una cantidad de información. Ejemplo:



13


• Letras: SOL • Dígitos 589 forman un numero

Las secuencias de elementos discretos forman un lenguaje.

Las primeras computadoras se destinaron a cálculos numéricos, utiliza elementos discretos como los dígitos, por ello surge la computadora digital. Se la puede llamar como:

SISTEMA PARA PROCESAR Información DISCRETA”

Los elementos discretos se representan en un sistema digital mediante cantidades físicas denominadas señales. Estas señales eléctricas pueden ser :

• Voltajes. • corrientes

Las señales tienen dos estado discretos que se denominan binarios.

Los dos estado le dan confiabilidad y los sistema digitales se limitan a tomar valores discretos.

Las cantidades discretas de información emergen de ya se a de la propia naturaleza de l proceso o se cuantifican apropósito de un proceso continuo.

Ejemplo:

Los datos de una persona son un proceso discreto: edad, fecha, nombre, etc.

Cuantificar a partir de un proceso continuo.

Sistemas físicos se describen en forma matemática por ecuaciones diferenciales respecto al tiempo. Esta forma da el comportamiento mat. Completo.

La computadora análoga realiza simulación de un sistema físico.

Las señales análogas se cuantifican para ello se utiliza un convertidores análogos a digitales.

Si un sistema físico se describe en ecuaciones matemáticas se puede simular en una computadora mediante métodos numéricos.

Si el problema es discreto como el manejo de una nomina, facturas la computadora manipula variables en su forma natural.

Diagrama de bloques de una computadora:



14


1.1.1 Unidad Central de Procesos o Central Processi ng Unit: (CPU)

Es la encargada de realizar el proceso con los datos e instrucciones.

En la actualidad la CPU viene integrada en un solo circuito conocido con el nombre de microprocesador.

En definitiva, un microprocesador es un circuito integrado capaz de ejecutar programas y controlar las unidades necesarias, para dicha ejecución.

Dispone de dos bloques principales:

a) Unidad Aritmética y Lógica o Arithmetic Logic Unit: (ALU)

Es donde se realizan las operaciones de los datos.

b) Unidad de Control:



15


Tiene como misión supervisar todo el proceso, para lo cual recibe una señal eléctrica de sincronismo, de un circuito llamado reloj o clock. Supervisa el flujo de control entre las diversas unidades.

La unidad de control recupera las instrucciones, una por una del programa que se encuentra almacenado en la memoria. La unidad le informa a la ALU la operación que debe ejecutar

1.1.2 Dispositivos de entrada/salida o periféricos:

Por medio de los mismos se ingresan los datos e instrucciones al computador y se obtienen los resultados del proceso

1.1.3 Memoria:

Es cualquier lugar capaz de contener datos, programas y/o resultados de procesos. Se las puede clasificar en:

Memoria Central:

Todo computador viene provisto de fábrica con una memoria central, también llamada memoria principal o memoria interna, que está constituida por las memorias RAM y ROM, las cuales cumplen funciones diferentes:

RAM (Random Access Memory)

Es la memoria que contiene de forma temporaria el programa, los datos y los resultados que están siendo utilizados por el usuario del computador. Este tipo de memoria es volátil, es decir, pierde su contenido cuando se apaga el computador.

ROM (Read Only Memory)

Esta memoria viene grabada de fábrica con una serie de programas que son indispensables para el funcionamiento del computador, por lo que solamente puede ser leída por el usuario y no escrita. Este tipo de memoria no es volátil. Ejemplo las setup.

Memoria auxiliar:

La memoria auxiliar, también llamada memoria secundaria, se usa para almacenar datos, información y cada uno de los programas que se van a necesitar en el



16


computador. Puede ser magnética (como el caso del disco duro) u óptica (como el caso del CD-ROM).

1.1.4 Buses:

Todas las partes del computador anteriormente descritas se relacionan entre sí; para ello, el mismo dispone de vías de comunicación llamadas comúnmente bus. Un bus necesita tener perfectamente definidas sus características en los siguientes aspectos:

• conexión mecánica: son los conectores (o "enchufes") utilizados; • conexión eléctrica: son las señales eléctricas utilizadas (significado, valores

de las tensiones, tiempos de establecimiento, etc.) • protocolo de comunicación: son las reglas que deben seguirse para

establecer una comunicación.

De esta forma, cualquier dispositivo de entrada/salida cuyo bus se adapte a las especificaciones mecánicas, eléctricas y al protocolo de comunicación de la CPU, podrá conectarse a la misma para establecer una comunicación. En un computador se identifican lo siguientes buses:

Bus de Direcciones:

Es un conjunto de líneas unidireccionales que salen de la CPU, y seleccionan los dispositivos de entrada/salida o la posición de la memoria con la que va a trabajar.

Bus de Datos:

Es un conjunto de líneas bidireccionales para el intercambio de datos, instrucciones y resultados entre la CPU y los dispositivos de entrada/salida o la memoria, (que previamente han sido seleccionados por el bus de direcciones).

Bus de Control:

Es un conjunto de líneas de entrada y/o salida de la CPU, que permiten coordinar todas las operaciones del computador, no se dibujan en el esquema ya que son muchas y se unen con todas las partes del computador.

En un sistema digital microcontrolado también se envían señales de control a otro micros para asignarle funciones o para permitir el acceso a determinados recursos.



17


1.2. Otros sistemas digitales:

Una calculadora es un sistema digital pero con una función específica.

1.2.1 Calculadora

Las primeras calculadoras eran dispositivos de escritorio mecánicos, que fueron reemplazados por aparatos electromecánicos, luego por modelos electrónicos usando válvulas termoiónicas, después transistores y más tarde circuitos integrados. Actualmente la mayoría de las calculadoras son dispositivos microelectrónicos de mano.

Configuración básica

La complejidad de las calculadoras cambia según su finalidad. Una calculadora moderna simple suele constar de las siguientes partes:

• Una fuente de energía, como una pila, un panel solar o ambos. • Una pantalla, normalmente LED o LCD, capaz de mostrar cierto número de

dígitos (habitualmente 8 o 10). • La circuitería electrónica. • Un teclado formado por:

o Los diez dígitos, del 0 al 9; o El punto decimal; o El signo igual, para obtener el resultado; o Las cuatro operaciones aritméticas (suma, resta, multiplicación y

división); o Un botón «cancelar» para eliminar el cálculo en curso; o Botones de encendido y apagado; o Otras funciones básicas, como la raíz cuadrada y el porcentaje (%).

• Los modelos más avanzados pueden contar con memoria para un solo número, que puede recuperarse cuando se necesita.



18


1.2.2 PDA

Otros sistema digital es una PDA, las siglas PDA significa Personal Digital Assistant (Ayudante Personal Digital). Es un computador de mano diseñado como agenda electrónica, con un sistema de reconocimiento de escritura. Hoy día se puede usar como un computador (ver películas, crear documentos, juegos, correo electrónico, navegar por Internet, reproducir archivos de audio, etc.).

Una PDA tiene el siguiente diagrama de bloques. Se observa que los sistemas digitales como un computador es el producto de una interconexión de módulos digitales. Las herramientas básicas del diseño digital se trabajan en las unidades de sistemas binarios, algebra booleana - compuertas lógicas, Simplificación de funciones booleanas y lógica combinacional.

1.3 Números binarios

El sistema binario se emplea en las en las matemáticas y informática, es un sistema de numeración en el que los números se representan utilizando solamente las cifras cero y uno.

Es un sistema utilizado en los computadores, ya que se trabaja internamente con dos niveles de voltaje, por lo que su sistema de numeración natural es el sistema binario, encendido se representa como uno y apagado cero.



19


Historia del sistema binario

El antiguo matemático hindú presentó la primera descripción que se conoce de un sistema de numeración binario en el siglo tercero antes de cristo , lo cual coincidió con su descubrimiento del concepto del número cero.

Una serie completa de 8 trigramas y 64 hexagramas (análogos a 3 bit) y números binarios de 6 bit, eran conocidos en la antigua china en el texto clásico del I Ching . Series similares de combinaciones binarias.

Un arreglo binario ordenado de los hexagramas del I Ching, representando la secuencia decimal de 0 a 63, y un método para generar el mismo, fue desarrollado por el erudito y filósofo Chino Shao Yong en el siglo XI. Hasta este punto de la historia, no existen pruebas que indiquen que Shao entendiera el cómputo binario.

En 1605 Francis Bacon habló de un sistema por el cual las letras del alfabeto podrían reducirse a secuencias de dígitos binarios , la cuales podrían ser codificados como variaciones apenas visibles en la fuente de cualquier texto arbitrario.

El sistema binario moderno fue documentado en su totalidad por Leibniz, en el siglo diecisiete , en su artículo "Explication de l'Arithmétique Binaire". En él se mencionan los símbolos binarios usados por matemáticos chinos. Leibniz usó el 0 y el 1, al igual que el sistema de numeración bin ario actual .

En 1854, el matemático británico George Boole, publicó un artículo que marcó un antes y un después, detallando un sistema de lógica que terminaría denominándose Álgebra de Boole . Dicho sistema desempeñaría un papel fundamental en el desarrollo del sistema binario actual.

Existen diferentes notaciones para este sistema:

• 100101 binario (declaración explícita de formato) • 100101b (un sufijo que indica formato binario) • 100101B (un sufijo que indica formato binario) • bin 100101 (un prefijo que indica formato binario) • 1001012 (un subíndice que indica base 2 (binaria) notación) • %100101 (un prefijo que indica formato binario) • 0b100101 (un prefijo que indica formato binario, común en lenguajes de

programación



20


Un numero decimal de cuatro cifras como 1534 representa una cantidad igual a 1 millar, 5 centenas, 3 decenas y 4 unidades, ; este numero se representa en potencias de 10 teniendo en cuenta la posiciuon de los coeficientes, luego el numero 1534 se debe representar como:

1x 10 Exp.3 + 5 x 10 Exp.2 + 3 x 10 Exp.1 + 4 x 10 Exp.0=1354

La base es 10 porque su representación decimal se utilizan dígitos del 0 al 9.

Un número decimal se representa como una serie de coeficientes donde bj son uno de los diez dígitos y el valor del subíndice corresponde al lugar donde se ubica y la potencia de 10 por la cual se debe multiplicar el coeficiente:

104b4 +103b3 + 102b2 + 101b1 + 100b0 + 10-1 b -1 +10-2 b -2 +10-3 b -3

En un sistema binario, los coeficientes de los números tienen dos valores 1 ó 0, cada coeficiente se multiplica por 2 Exp(j), donde j es la posición. Ejemplo: 11011.01 se representa por multiplicación de coeficientes como:

24b x 1 +23 x 1 +22 x 0 + 21 x 1 + 20 x 1+ 2-1 x 0 + 2-2 x 1=27.25

Desarrolle la representación del numero (4213)5 en base 5 y recuerde que los coeficientes en esta base pueden ser de (0,1,2,3 y 4), la transformación es la siguientes:

53 x 4 + 52 x 2 + 51 x 1 + 50 x 3=125*4 + 25*2 + 5*1 + 1 * 1 =(556) 10

En un sistema hexadecimal (base 19) se utilizan los diez primeros digitos(0 -9) y las seis primera letras A, B,C,D,E,F.

Ahora debemos realizar operaciones con números binarios, una de ellas es la suma:

1.3.1 Suma de números Binarios

Las posibles combinaciones al sumar dos bits son:

• 0 + 0 = 0 • 0 + 1 = 1 • 1 + 0 = 1 • 1 + 1 = 0 al sumar 1+1 siempre se lleva un acarreo de 1 a la siguiente

operación.

Ejemplo



21


1001 1000 + 0001 0101 ——————————— 1010 1101

La otra opción es transformar los números binarios a decimales, realizar la operación y transformar a binario el resultado.

1.3.2 Resta de números binarios

El algoritmo de la resta en sistema binario es el mismo que en el sistema decimal. Pero es necesario recordar en el sistema decimal que: 0 – 0=0, 1 – 0=1 y 1 – 1=0, para comprender la operación binaria. Los términos que intervienen en la resta se llaman minuendo, sustraendo y diferencia.

• 0 - 0 = 0 • 1 - 0 = 1 • 1 - 1 = 0 • 0 - 1 = 1 (se transforma en (10)2 - 1 = 1) (en sistema decimal equivale a 2 -

1 = 1)

La resta 0 - 1 se resuelve, igual que en el sistema decimal, tomando una unidad prestada de la posición siguiente: 0 - 1 = 1 y me llevo 1, lo que equivale a decir en el sistema decimal, 2 - 1 = 1.

Ejemplos 10001 11011001 -01010 -10101011 —————— ————————— 00111 00101110

En sistema decimal sería: 17 - 10 = 7 y 217 - 171 = 46.

Para simplificar las restas y reducir la posibilidad de cometer errores hay varios métodos:

• Dividir los números largos en grupos. En el siguiente ejemplo, vemos cómo se divide una resta larga en tres restas cortas:

100110011101 1001 1001 1101 -010101110010 -0101 -0111 -0010



22


————————————— = ————— ————— ————— 010000101011 0100 0010 1011

• Utilizando el complemento a dos (C2). La resta de dos números binarios puede obtenerse sumando al minuendo el «complemento a dos» del sustraendo.

Ejemplo

La siguiente resta, 91 - 46 = 45, en binario es:

1011011 1011011 -0101110 el C2 de 0101110 es 1010010 +1010010 ———————— ———————— 0101101 10101101

En el resultado nos sobra un bit, que se desborda por la izquierda. Pero, como el número resultante no puede ser más largo que el minuendo, el bit sobrante se desprecia.

Un último ejemplo: vamos a restar 219 - 23 = 196, directamente y utilizando el complemento a dos:

11011011 11011011 -00010111 el C2 de 00010111 es 11101001 +11101001 ————————— ————————— 11000100 111000100

1.3.3 Producto de números binarios

El algoritmo del producto en binario es igual que en números decimales; aunque se lleva cabo con más sencillez, ya que el 0 multiplicado por cualquier número da 0, y el 1 es el elemento neutro del producto.

Por ejemplo, multipliquemos 10110 por 1001:

10110 1001 ————————— 10110 00000



23


00000 10110 ————————— 11000110

En sistemas electrónicos, donde suelen usarse números mayores, se utiliza el método llamado algoritmo de Booth.

11101111 111011 __________ 11101111 11101111 00000000 11101111 11101111 11101111 ______________ 11011100010101

1.3.4 División de números binarios

La división en binario es similar a la decimal, la única diferencia es que a la hora de hacer las restas, dentro de la división, estas deben ser realizadas en binario. Ejemplo Dividir 100010010 (274) entre 1101 (13):

100010010 |1101 —————— - 0000 010101 ——————— 10001 - 1101 ——————— 01000 - 0000 ——————— 10000 - 1101 ——————— 00111 - 0000 ———————



24


01110 - 1101 ——————— 00001

1.3.2 Conversiones de números

Decimal a binario

Se divide el número del sistema decimal entre 2, cuyo resultado entero se vuelve a dividir entre 2, y así sucesivamente. Ordenados los restos, del último al primero, este será el número binario que buscamos.

Ejemplo Transformar el número decimal 131 en binario. El método es muy simple: 131 dividido entre 2 da 65 y el resto es igual a 1 65 dividido entre 2 da 32 y el resto es igual a 1 32 dividido entre 2 da 16 y el resto es igual a 0 16 dividido entre 2 da 8 y el resto es igual a 0 8 dividido entre 2 da 4 y el resto es igual a 0 4 dividido entre 2 da 2 y el resto es igual a 0 2 dividido entre 2 da 1 y el resto es igual a 0 1 dividido entre 2 da 0 y el resto es igual a 1 Finalmente se ordena los números para obtener el número binario, para ello tomamos la primera división como el bit menos significativo y el ultimo resto de la división como el bit mas significativo.

1.4 Números octales y hexadecimales a Binario

Según se trabaje la conversión, puede ser en grupos de 3 o en grupos de 8 bitas el proceso de transformación.

2 Exp. 3 = 8, para ello se toman los dígitos del 0 al 7

2 Exp.4 =168, para ello se toman los dígitos del 0 al 9 y las letras de la A a la F.

La conversión de octal se convierte a su equivalente binario de tres dígitos y en el modelo hexadecimal se convierte a binario en grupos de 4 dígitos.



25


1.5 COMPLEMENTOS

Los complementos se utilizan en las computadores digitales para simplificar la operación de sustracción y otras operaciones lógicas.

Existen dos tipos de complementos y estos dependen del sistema base, por ejemplo en base x:

Complemento de x

Complemento de (x-1)

1.5.1 Complemento de x

Dado un numero positivo N en base x con una parte entera de n digitos el complemento de X de N se define como:

X N –N para todos los N<>0 y 0 para N=0

Ejemplo:

El complemento de 10 de (1500)10 es 10 4 – 1500=10000-1500=8500

El numero de dígitos es N=4

El complemento de 10 de (0.1500)10 es 100 – 0.1500=1-0.1500=0.8500

En el caso anterior no existe parte entera

El complemento de 10 de (22.150)10 es 102 – 22.150=100-22.150=77.85

En el caso anterior no existe parte entera



26


El complemento de 2 de (101100)2 es 26– 101100=(64) 10- 101100=1000000-101100=10100

El complemento de 2 de (0.0110)2 es 20– 0.0110=1- 0.0110=1.0000-0.0110=0.1010

1.5.2 Complemento de (x-1)

Dado un numero positivo N en base x con una parte entera de n dígitos y una parte fraccionaria de m dígitos el complemento de (X-1) de N se define como:

X n– X -m - N

Ejemplo:

El complemento de 9 de (52520)10 es 10 5 – 10 0 =100 000-1 - 52520=99999-52520 = 47479

El complemento de 9 de (0.1500)10 es 100 – 10-4 - 0.1500=1-0,0001-0.1500=0.8500=0.8499

El complemento de 9 de (20.630)10 es 102– 10-3 - 20.630=100-0,001-20.630=0.8500=79.369

El complemento de 1 de (101100)2 es (26– 2-5)-101100=(64) 10- 0.0312510-1011002=61,96875-44=17,96875

1.6 Sustracción con complemento de x

La sustracción de dos números positivos (M-N) ambos en base x se puede realizar como sigue:

1. Agregue le minuendo de M al complemento de N 2. Inspeccione el resultado que obtuvo en el paso 1, para determinar el

acarreo final. a) Si ocurre un acarreo final descártese. b) Si no existe acarreo, tómese el complemento del numero que se obtuvo

en el paso 1 y asígnele el signo negativo.



27


Observemos esta sustracción con un ejemplo:

Ejemplo 1:

Usando el complemento de 10, reste 72 532 – 3250

M=72532

N=3250=03250

Calculemos el complemento 10 de N es decir que se obtiene 96750

Ahora sumamos M mas el complemento de n es decir: 72532 + 96 750

Esto nos da un acarreo de 1 y 69282, como existe acarreo el resultado es positivo

Respuesta al ejercicio: 69 282

Ejemplo 2:

Usando el complemento de 10, reste 3250 – 72532 en base 10

M=3250 = 03250

N=72532


10 exp. 5 – 72532=100000-72532=27468

Ahora sumamos M mas el complemento de n es decir: 03250 + 27 468

Esta operación no genera acarreo y la suma da 30718.

Como no existe acarreo se aplica complemento 10 de 30718

10 exp. 5 – 30718=100000-30718=69282

Además recordemos que al no existir acarreo el signo es negativo.



28


Respuesta al ejercicio: -69 282

Ejemplo 3:

Usando el complemento de 2, reste 1010100 – 1000100 en base 2

M=1010100

N=1000100

Calculemos el complemento 2 de N es decir que se obtiene 011 1100

2 exp. 7 – 100 0100=(128)2-100 0100=011 1100

Ahora sumamos M mas el complemento de n es decir: 101 0100 + 011 1100

Esta operación genera acarreo 1 y la suma da 0010000.

Respuesta al ejercicio: 1 0000

Ejemplo 4: Ejercicio en clase

Usando el complemento de 2, reste 1000100 - 1010100 en base 2

M=1000100

N=1010100


2 exp. 7 – 1010100=(128)2-1010100=0101100

Ahora sumamos M mas el complemento de n es decir: 1000100 + 0101100

La suma da 111 0000

Como no existe acarreo se aplica complemento 2 de 111 0000



29


2 exp. 7 – 111 0000=(128)2 -111 0000=1 0000

Además recordemos que al no existir acarreo el signo es negativo.

Respuesta al ejercicio: -1 0000

De los procedimientos anteriores se determina que:

a) (M+xn-N) >= xn si M>=N ó b) (M+xn-N) < xn si M<N

Si la respuesta de las sumas no existe acarreo el resultado es:

- ( xn – (M+ xn-N)) = - ( N – M )

Consulte en diferentes fuentes la sustracción complemento de (x-1)

1.6 Códigos binarios

Las señales se trabajan en dos valores distintos y elementos que tiene dos estados estables. Existe en los sistemas digitales entre las señales, el digito binario y el circuito binario.

Los sistemas digitales no solo manejan números binarios sino cualquier otra cantidad de elementos discretos. Por ello podemos representar en modo binario un color, un numero, una letra.

Un bit es un digito binario. Para representar 2n elementos distintos de un código binario se requiere de por lo menos n bits.

Si queremos representar los números del 0 al nuevo, en total 10 combinaciones debemos trabajar en 24 es decir 16, de ellas 6 no se asignan. En los sistemas no existen un máximo de bits que pueda utilizarse para un código binario.

Un ejemplo de ello es asignar los valores correspondientes para loas caracteres de una pantalla matricial.

1.7 Códigos decimales

Los números se representan en las computadoras digitales ya sea en binario o en decimal a través del código binario. Los números decimales se almacenan en la



30


computadora en mediante códigos decimales. Cada digito decimal requiere por lo menos de 4 elementos binarios. Uno de los códigos más utilizados es el código BCD en el cual los números de formato decimal, octal ó hexadecimal se representan en grupos de 4 bits.

1.8 Códigos de detección de error

Estos códigos se utilizan para detectar errores en la transmisión de datos, para ello se agrega un 8 bite y en el se indican por medios como la paridad el validez de una trama. Existe paridad par e impar, si se trabaja en paridad par se adiciona un uno o un cero en el octavo bita bit para que el número de unos sea un numero par; sui la paridad es impar se agrega uno o cero para que el numero de unos en todo el byte sea impar.

Existen circuitos integrados que se les puede asignar esta actividad.

1.9 EL CODIGO REFLEJADO

Los sistemas digitales pueden diseñarse para procesar datos solo en una forma DISCRETA. Pero para representar continúa o analógica se debe convertir en formato digital, uno de los procesos utilizados son los convertidores análogo a digital. En otras ocasiones es necesario utilizar el código reflejado para representar una información digital en una información análoga. La característica principal de un código reflejado es que cambia solo por un bita cuando procede de un número a otro.

Para obtener un código reflejado diferente se puede comenzar con cualquier combinación y la siguiente combinación de bits debe cambiar solo uno de ellos de 0 a 1 ó de 1 a cero, esta puedes ser al azar sin que dos números tengan asignaciones iguales.

Uno de los códigos reflejado también se conoce como código gray.

Según la wikipedia el código de gray es: El código binario reflejado o código Gray , nombrado así en honor del investigador Frank Gray, es un sistema de numeración binario en el que dos valores sucesivos difieren solamente en uno de sus dígitos.



31


El código Gray fue diseñado originalmente para prevenir señales espurias de los switches electromecánicos. Actualmente es usado para facilitar la corrección de errores en los sistemas de comunicaciones, tales como algunos sistemas de televisión por cable y la televisión digital terrestre.

Tomando esto en cuenta, Frank Gray inventó un método para convertir señales analógicas a grupos de código binario reflejado utilizando un aparato diseñado con válvulas de vacío, con lo cual garantizó que en cualquier transición variaría tan sólo un bit.

Las computadoras antiguas indicaban posiciones abriendo y cerrando interruptores. Utilizando tres interruptores como entradas usando Base 2, estas dos posiciones estarían una después de la otra:

... 011 100 ...

Observe que en binario el cambio de 3 a 4 representa el cambio de dos bits y partiendo del código reflejado solo debe cambiar uno. El problema con el código binario en base 2 es que con interruptores mecánicos, es realmente difícil que todos los interruptores cambien al mismo tiempo. En la transición de los dos estados mostrados arriba, tres interruptores cambian de sitio. En el lapso en el que los interruptores están cambiando, se pueden presentar salidas de información ilegítimas. Si las salidas mencionadas alimentan un circuito secuencial, probablemente el sistema presentará un error en entrada de datos.

El código gray resuelve este problema cambiando solamente un dígito a la vez, así que no existe este problema:

Decimal Gray Binario 0 000 000 1 001 001 2 011 010 3 010 011 4 110 100 5 111 101 6 101 110 7 100 111



32


Nótese que desde el 7 podría pasar a 0 con un solo cambio de switch (el más significativo pasa a cero). Esta es la propiedad llamada "cíclica" del código de Gray.

Conversiones

Secuencia Binario Gray Secuencia Binario Gray

0 0000 0000

8 1000 1100

1 0001 0001

9 1001 1101

2 0010 0011

10 1010 1111

3 0011 0010

11 1011 1110

4 0100 0110

12 1100 1010

5 0101 0111

13 1101 1011

6 0110 0101

14 1110 1001

7 0111 0100

15 1111 1000

Par convertir un sistema en base dos se puede aplicar la lógica XOR y se desplaza un bit a la derecha.

1.10 Códigos alfanuméricos

La manipulación digital no solo requiere de números sino también de letras. Para representar por ejemplo el nombre de los materiales que se utilizan en un circuito no solo se requiere de números, sino también de letras las cuales deben ser representadas por un código binario, ese código también debe permitir representar caracteres especiales por ejemplo para indicar una cifra decimal.

Por ejemplo las letras mayúsculas son 26 caracteres en total y los dígitos en base 10 son 10 elementos más, por ello básicamente se requiere una combinación que



33


me permita representar mínimo 36 elementos, 2 EXP. 5 no es suficiente ya que es igual a 32, es necesario utilizar 2 exp. 6 el cual da 64 combinaciones.

La necesidad de representar adicional a estos caracteres las letras minúsculas, las letras tildadas, símbolos ortográficos, símbolos numéricos genero la necesidad de representar en combinaciones de 7 a 8 bits. Pero manejar estas combinaciones se requiere generar estándares para que permita a distintos sistemas digitales interpretar esta información, aparece por ello el código ASCII (American Estandar Code for information interchange) también existe otro código que es el código EBCDIC.

1.11 Almacenamiento binario y registros

Los elementos discretos de información se deben tener una existencia física en medios de almacenamiento de información. La información discreta de información debe ser representada en forma binaria, es decir en unos y ceros, los unos indican un nivel de voltaje estable y el cero también. Un bit se debe almacenar en una celda, las celdas reciben en sus entradas señales de excitación que la fijan a uno de dos estados.

Entre los ejemplos de celdas se encuentran los circuitos flip-flop, los núcleos de ferrita y las posiciones perforadas de tarjeta.

Registros

Un registro es un grupo de celdas binarias. Si en cada celda se almacena un bit, n celdas representan n bits. El contenido del registro es la interpretación dada a la información que en el se almacena.

Si existe un registro de 16 bits, es decir 16 celdas, la interpretación de la información puede ser: un numero binario de 16 bits, dos letras o símbolos del código Ascci, 4 dígitos en BCD, entre otras. Ese registro puede ser una de las combinaciones de (2 EXP. 16) – 1). Lo anterior demuestra que un registro puede almacenar uno ó mas elementos discretos de información y que la misma configuración de bits se puede interpretar de manera diferente para otros tipos de información. El sistema digital de procesar la información de acuerdo al tipo de información almacenada.

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1



34


Transferencia de los registros

Un sistema de computo cuenta con una serie de componentes como la unidad de memoria, la unidad procesadora y la unidad de dispositivos de entrada salida. El proceso de la información se logra si se intercambian valores de una unidad a otra, la asignación de intercambio corresponde a la transferencia del contenido de un registro a otro, si este registro esta en la memoria la transferencia permite escribir o leer desde una posición específica, si el registro se encuentra en la unidad procesadora, se utilizan registros para recibir información sea de la memoria o de la unidad de entrada y finalmente el la unidad de entrada también se encuentran registros los cuales serán transferidos a la unidad procesadora. Observe la grafica y observe la transferencia de información entre registros:



35


Los microcontroladores al igual que los microprocesadores utilizan registros para el intercambio de la información entre las diferentes unidades, en este caso el registro de trabajo W es el enlace entre los diferentes bloques funcionales.

Usted puede encontrar como gráfica de esta transferencia la suma entre dos registros residentes en memoria o unidad de memoria y las operaciones que efectúa la unidad procesadora.

Un computador cuenta con registros que retiene los datos que se van a procesar y la manipulación de las variables se hace con ayuda circuitos lógicos digitales. Observe la siguiente grafica de una suma de dos registros.

Los registros del sistema son los elementos básicos para almacenar y retener información binaria y una vez allí los circuitos digitales procesan la información.

1.9 LOGICA BINARIA

La lógica binaria trabaja con variables que toman valores discretos y con operaciones que tiene significado lógico.

Los valores que toman las variables se pueden considerar como verdadero o falso.

La lógica binaria se usa para describir en forma matemática la manipulación y el proceso de la información y se emplea el análisis y diseño de sistemas digitales.

La lógica binaria es equivalente al algebra booleana. El objetivo de esta sección del modulo es introducir al estudiante en el algebra booleana relacionando con los circuitos lógicos digitales y las señales binarias.

Que es lógica binaria

La lógica consta de variables binarias y operaciones lógicas. Las variables se denotan con loetras del alfabeto como: A,B.C ..Q, etc y cada variable tiene dos estados posibles 1 y cero. Existen tres operaciones lógicas básicas: AND, OR y NOT.

Para representar las operaciones en todas las combinaciones se utilizan las tablas de verdad

AND: la operación se representa por punto o por la ausencia de operador.

Por ejemplo: a.b=z ó ab=z y se lee a y B es igual a z



36


El símbolo electrónico de una compuerta AND es:

Y su tabla de verdad es:

X es igual a 1 si y solo si a=1 y b=1

OR: la operación se representa por medio del signo de suma.

Por ejemplo: a +b=z y se lee a O B es igual a z


Y su tabla de verdad es:

X es igual a 0 si y solo si a=0 y b=0



37


NOT: Esta operación se representa por una sola comilla en algunas ocasiones por una barra en la parte superior.

Por ejemplo: a’ =z y se lee a no es igual a z


Significa que X es lo que A no es. En otras palabras si A=0 es X=1

La lógica binaria es semejante a la aritemtica binaria y las operaciones AND y OR a la multiplicación y la suma respectivamente.

1.10 Circuitos Con Interruptores y Señales Binarias

El uso de las variables binarias y la aplicación de la lógica binaria se demuestra por los circuitos con interruptores simples, en el se pueden representar la lógica and como un circuito en serie y la lógica or como un circuito en paralelo.

Observe la compuerta OR representada por circuitos de interruptores:

De manera similar se puede representar la compuerta AND:

Los circuitos digitales electrónicos también se denominan circuitos lógicos ya que con las entradas se establecen trayectorias lógicas.



38


1.10 Circuitos integrados

De los avances más importantes del siglo XX fueron los circuitos integrados los cuales se encuentran conformados por elementos como diodos, transistores, resistencias y condensadores, los cuales se interconectan entre diferentes capas y se ubican en una pastilla de silicio.

Los integrados ocupan dimensiones muy reducidas y los elementos que lo conforman no se pueden separar, para la conexión al exterior cuentan con unas líneas denominadas pines. Los sistemas digitales cuentan con gran cantidad de circuitos integrados y cada uno de ellos contiene en su interior desde una decenas, centenas o millares de elementos, todos ellos situados en el cristal de silicio. Esa cantidad de elementos se denominan escalas de integración, entre más alta sea el integrado posee funciones lógicas más complejas.

El origen de los circuitos integrados se encuentra en el año de 1959, gracias a la aparición de los transistores; el objeto consistía en reducir el tamaño de los dispositivos y esto permitió ahorrar dinero en el empaquetamiento individual de cada componente, en mano de obra y espacio.

Circuito Integrado

Las conexiones entre los distintos elementos suelen hacerse evaporando películas metálicas sobre el cristal; todos los componentes se fabrican conjuntamente.

El avance tecnológico permite integrar simultáneamente en un mismo dispositivo un número determinado de compuertas lógicas entre sí para realizar una función.

Desde los años sesenta se han mejorado las técnicas de fabricación, hasta llegar a la actualidad, donde es posible encontrar en una superficie de algo más de 1 cm cuadrados cientos de miles de puertas lógicas.

Dependiendo del número de compuertas que se encuentren integrados en el circuito se dice que pertenece a una escala de integración.

Las escalas de integración son las siguientes:



39


� SSI (Short Scale Integration): Es la escala de integración mas pequeña de todas, y comprende a circuitos integrados compuestos por menos de 12 compuertas.

� MSI (Médium Scale Integration): Esta escala comprende todos aquellos integrados cuyo número de compuertas oscila ente 12 y 100 puertas. Es común en sumadores, multiplexores, restadores, codificadores, comparadores. Estos integrados se usaban en los primeros ordenadores aparecidos hacia 1970.

� LSI (Large Scale Integration): A esta escala pertenecen todos aquellos integrados que contienen más de 100 compuertas lógicas (lo cual conlleva unos 1000 componentes integrados individualmente), hasta las mil compuertas. Estos integrados realizan una función completa, como es el caso de las operaciones esenciales de una calculadora o el almacenamiento de una gran cantidad de bits. La aparición de los circuitos integrados a gran escala, dio paso a la construcción del microprocesador .

� VLSI: (Very Large Scale Integration) de 1000 a 10000 compuertas por circuito integrado, los cuales aparecen para consolidar la industria de los circuitos integrados y para desplazar la tecnología de los componentes aislados y dan inicio a la miniaturización de los equipos.

Ejercicios

Desarrolle en clase los siguientes ejercicios

1. Represente los números en base 10 en multiplicación de coeficientes, por potencias de 10 para los siguientes números:

1256 4589 78.25 50.25 128.96

2. Realice la suma y la resta de los siguientes números binarios:

Sumando: 10101100 01110101 01101110 1010101

Adendo 101011 01110111 11001100 1010111



40


Minuendo: 10101100 01110101 01101110 1010101

Sustraendo 101011 01110111 11001100 1010111

Multiplicando: 10101100 01110101 01101110 1010101

Sustraendo 1010 1110 1100 1011

Dividendo: 10101100 01110101 01101110 1010101

Divisor 1010 1110 1100 1011

3. Realice la conversión de los siguientes números en base 16 a su equivalente en base 10.

AF15 125 E15 10AA 2145


124 244 323 321 413


164 744 364 327 403

6. Realice la conversión de los siguientes binarios a base 10

10101010.1010 101111.111 111011011 10101111

7. Realice la conversión de base 10 a binaria de los números:

164 744 364 327 403.50 358.28

8. Convierta el siguiente números base 10 a octal:

256.52 589.45 352.891 45.123

9. Convierta los números binarios a octales y hexadecimales.

10101010101010110 101011111010111011 101010110110 100010100

10. Convierta los siguientes números octales a binarios

756.25 456.56 452.123 756.124



41


11. Convierta los siguientes números hexadecimales a binarios

A56.25 0456.56 F52.1A3 D756.1E24

12. Convierta los números binarios a BCD

10101010101010110 101011111010111011 101010110110

100010100

13. Calcule el complemento de 10 de los números:

4512 1254 45126 1249 2560

14. Calcule el complemento de 2 de los números:

100110 1011001 101101010 1010101

15. Calcule el complemento de r-1 de los números:

Complemento 9 de 45126 en base 10

Complemento 9 de 0.4512 en base 10

16. realice la sustracción con complemento de r de:

Usando complemento 10 reste 78489 – 5600

Usando complemento 2 reste 011110111 – 1010111

Evaluación del aprendizaje

En esta unidad el estudiante identifica los números binarios, realiza procesos de conversión entre diferentes bases, al igual que desarrolla operaciones aritméticas con los números binarios. Una vez se comprenden los números binarios se crean códigos binarios en los cuales se construyen series de bits y solo se pueden interpretar conociendo su codificación. Para finalizar la unidad se identifica la función de unas compuertas lógicas como la AND, la OR y la NOT. Los circuitos digitales y en especial por si función de uso general se integran en un solo circuito integrado y por ello teniendo en cuenta el número de compuertas se establecen unos niveles de integración.

La evaluación se fundamenta en:



42


• El estudiante conoce las características de los números binarios. • El estudiante realiza diferentes procesos de conversión entre bases de

números. • El estudiante aplica por medio de compuertas la lógica de un circuito por

interruptores. • El estudiante genera códigos binarios los cuales solo se pueden interpretar

si se tiene la estructura de decodificación. • La evaluación es individual, por cada estudiante sin comparar con otros. • Se plantean problemas y el estudiante selecciona que compuertas lógicas

le dan solución aun problema basado por circuitos de interruptores.



43


UNIDAD 2

ALGEBRA BOOLEANA Y COMPUERTAS LÒGICAS


La duración de unidad: Quince horas

Créditos: 0.5

Modalidad: Teórica

Objetivos


• Identificar los teoremas y postulados del algebra booleana. • Conocer las funciones booleanas. • Representar una función en formas canónicas y estándar. • Simplificar una función por medio de teoremas y postulados. • Reconocer la función de otras operaciones lógicas como la XOR o

equivalencia. • Reconocer las diferentes compuertas lógicas digitales en los circuitos

integrados. • Conocer las familias lógicas digitales de los circuitos integrados.

Tabla de saberes


Definición del algebra booleana.

Teoremas y postulados.

Propiedades del algebra.

Formas canónicas y

Se desarrollan prácticas en el laboratorio para observar el funcionamiento de las diferentes compuertas lógicas digitales.

Aplica su conocimiento en compuertas digitales para integrarlo con otros conocimientos adquiridos en las otras asignaturas y desarrollar aplicaciones que



44


estándar.

Compuertas lógicas digitales.

Familias lógicas de los CI.

Se realiza el montaje de una función, posterior a ello se simplifica por teoremas y postulados, finalmente se verifica en tablas de verdad y en un circuito el correcto funcionamiento de la simplificación.

permitan la aplicación de la lógica booleana.

2.1 Definicion Basica

Algebra booleana tiene un conjunto de elementos, operadores y axiomas o postulados.

Un conjunto es un grupo de elementos que tiene una propiedad común. Se identifican por medio llaves: A={¨1,2,3,4}; un operador binario relaciona una pareja de elementos del conjunto a un elemento único de S.

Ejemplo: A*B=C, se dice que * es un operador binario y especifica que C se obtiene mediante el par (a,b) y también A,B YC € S. Pero * no seria un operador si C no pertenece a S

Existen postulados para formular estructuras algebraicas:

1. CIERRE. Un conjunto S esta cerrado con respecto operador binario si el resultado de esa operación genera un elemento que si pertenece al conjunto. Ejemplo: El conjunto de numero naturales N= {¨1,2,3,4, . . .} esta cerrado para el operador + ya que una suma siempre da otro numero natural. Ejemplo: El conjunto de numero naturales N= {¨1,2,3,4, . . .} no esta cerrado para el operador - ya que una resta da otro que se encuentra en el campo de los números enteros por operaciones como: 21-22=-2, -2 no pertenece a los números naturales.

2. LEY ASOCIATIVA. Un operador binario * es un conjunto S se dice que es asociativo siempre que: (x*y)*z=x*(y*z) para todo x,y,z que pertenece a S.

3. LEY CONMUTATIVA . Un operador binario * en un conjunto S se dice que es conmutativo si cumple que: X * Y = Y * X para todo X,Y que pertenece a S.



45


4. Elemento identidad. Un conjunto S se dice que tiene un elemento identidad con respecto a una operación binaria * si existe un elemento e pertenece a S que: e*x=x*e=x para todo x que pertenece a S Esto aplica si e es en la multiplicación 1. Ejemplo: el elemento cero=0 es identidad con respecto a la suma en el conjunto de los enteros, porque: X+0=0 + X=X para cualquier X que pertenece a S. El conjunto de números naturales no tiene identidad porque 0 no pertenece a los naturales.

5. Inversa: Un conjunto S tiene un elemento identidad e con respecto a un operador si tiene una inversa siempre que para cada X que pertenece a S, existe un elemento y que pertenece a S tal que: X*Y=e Ejemplo: en el conjunto de los enteros I con e=0, la inversa de un elemento a es: (-a) ya que A + (-A)=0

6. LEY DISTRIBUTIVA. Si * y . son dos operadores binarios en un conjunto S, se dice que * es distributivo en . si: X*(y+z)=X*Y + X*Z El campo de los números reales es base de la aritmética y el algebra. Los operadores y los postulados tiene los siguientes significados: El operador binario + define la adición. La identidad aditiva es cero La inversa aditiva define la sustracción. El operador binario . define la multiplicación. La identidad multiplicativa es 1. La inversa multiplicativa de a =1/a, define la división así: a . 1/a=1 La única ley distributiva aplicable es la de . sobre la +



46


a . (b+c)=(a.b)+(a.c)

2.2 Definición Axiomática del Algebra Booleana

En 1854 George Boole introduce el tratamiento axiomático de la lógica y el desarrollo para este propósito, un sistema algebraico que ahora se conoce como algebra booleana.

Shannon en 1938 introdujo la algebra booleana de dos valores denominada algebra de interruptores.

La definición formal del algebra booleana se emplean postulados de Houtington en 1904 y no son los únicos por ello se utilizan otro conjunto de postulados.

El algebra booleana es una estructura algebraica definida por un conjunto de elementos B junto con los operadores + y . siempre que satisfagan los siguientes postulados Huntington:

1. (a) Cierre con respecto al operador +

(b) cierre con respecto al operador .

2. (a) un elemento de identidad con respecto a +, designado como 0: X+0=0+X=X

(b) un elemento de identidad con respecto a ., designado como 1: X.1=1.X=X

3. (a) Conmutativo con respecto a +: x+y=y+x

(b) Conmutativo con respecto a .: x.y=y.x

4. (a) . es distributivo sobre + : x . (y + Z) = (x.y) + (y.z)

(b) + es distributivo sobre . : x + (y . Z) = (x+y).(x+z)



47


5. Para cada x que pertenece a B, existe un elemento x’ que pertenece a B ( complemento de x) talque:

(a) x + x’=1

(b) x . x ’=0

6. Existen cuando menos dos elementos x,y que pertenecen a B tales que x<>y

Que se observa:

a) Pero se observa que la ley Hourlington no incluye la ley asociativa. Pero se dice que se puede demostrar por otros postulados.

b) La ley distributiva + sobre . , esto es x+(y.z)=(x+y).(y+z) solo es valida para el algebra booleana, pero no en algebra ordinaria.

c) El algebra booleana no tiene inversa aditiva ni multiplicativa, por ello no hay operaciones de sustracción o división.

d) El postulado 5 define un operador llamado complemento que no se encuentra en el algebra ordinaria

e) El algebra ordinaria trata a los números reales el cual es un conjunto infinito y el algebra booleana trata con un conjunto de elementos no definido B pero la algebra booleana se define con dos elementos 0 y 1.

Es importante identificar entre los elementos de una estructura algebraica y las variables de un sistema algebraico.

Los elementos de los números reales son números y las variables representan símbolos.

El algebra booleana deben mostrar:

1. Los elementos del conjunto B.

2. Las reglas de operación para los dos operadores.

3. Los elementos, junto con los operadores satisfacen los postulados Hurlington.

Lo que importa es la aplicación del algebra booleana a los circuitos de compuertas.



48


2.3 Algebra Booleana de Dos Valores

Definamos un conjunto de elementos B={0,1}

Con las reglas para los dos operadores + y .como se observan en las tablas:

AND

OR

NOT

El complemento lo utilizaremos para verificar postulados.

Estas reglas son similares entre AND= . , OR = +, NOT= ‘

Ahora en compañía de los estudiantes demostremos los postulados de Hurlington:

1. El cierre es obvio para las tablas en las dos operaciones.

2. A partir de las tablas se observa: 0+0=0 0+1=1+0=1 1 . 0 = 0 . 1 =0 Se establecen que los elementos identidad son 0 para + y 1 para para .

3. Las leyes conmutativa se observa en las tablas.

4. (a) Demostremos que la ley distributiva es valida x. (y + z ) = (x . Y ) + ( x . z)

(b) Demostremos que la ley distributiva de + sobre . x + (y . Z) = (x+y).(x+z)

5. Mediante la tabla de complementos demostremos que: (a) x + x’=1 (b) x . x ’=0

6. El postulado 6 se satisface ya que el algebra booleana de dos valores tiene elementos distintos 1 y 0 con 1 <>0

Se observo que los operadores + y . tiene reglas equivalentes a los operadores ANN y Or y el operador complemento equivale a NOT.



49


La algebra booleana se ha definido de manera matemática.

2.4 TEOREMAS BASICOS Y PROPIEDADES DEL ALGEBRA BOOL EANA

DUALIDAD

Los postulados Huntington se listaron en pares y se mencionaba la parte A y la parte B, es dual porque a partir de uno de estas partes se puede llegar a la otra solo cambiando los operadores AND y OR y los elementos 1 por 0 y 1 por 0.

TEOREMAS BASICOS

POSTULADO 2 (A)X+0=X (B) X.1=X

POSTULADO 5 (A)X+X’=1 (B) X.X’=0

TEOREMA 1 (A) X+X=X (B) X.X=X

TEOREMA 2 (A)X+1=1 (B) X.0=0

TEOREMA 3 INVOLUCION (A) (X’)’=x

POSTULADO 3, CONMUTATIVA (A) X+Y=Y + X (B)X.Y=Y.X

TEOREMA 4, ASOCIATIVO (A)X+(Y+Z)=(X+Y)+Z (B)X(YZ)=(XY)Z

POSTULADO 4, DISTRIBUTIVO (A)X(Y+Z)=XY+XZ (B)X+YZ=(X+Y)(X+Z)

TEOREMA 5 DE MORGAN (A) (X+Y)’=X’Y’ (B)(XY)’=X’+Y’

TEOREMA 6, ABSORCION (A) X+XY=X (B)X(X+y)=X

Demostremos en clase los teoremas, teniendo en cuenta otros teoremas.

No se olvide de la ley de paréntesis .

POSTULADOS a. Propiedad conmutativa

a + b b + a



50


a . b b . a b. Identidad

0 + a = a 1 . a = a c. Propiedad distributiva

a . (b + c ) a . b + a . c

a + (b . c) (a + b) . (a + c) d. Complementario o inversión

TEOREMAS Teorema 2

a+1=1 a.0=0 Teorema 3

a+a=a a.a=a



51


Teorema 4. Ley de Absorción

a+a.b=a a.(a+b)=a

Teorema es demostrable mediante otros teoremas o reglas de inferencia.

Postulados, proposición cuya verdad se admite sin pruebas, es necesaria como base para posteriores racionamientos, es un supuesto.

Ejercicios de aplicación mediante teoremas:

Teorema 1(a): x+x=x X+x=(x+x).1 2(b) =(x+x)(x+x’) 5(a) =x+xx’ 4(b) =x+0 5(b) =x 2(a) Teorema 1(b) x.x=x x.x.=xx+0 2(a) =(x+x)(x+x’) 5(b) =x(x+x’) 4(a) =x.1 5(a) =x 2(b) Demuestre el teorema 2(a): x+1=1 2(b) 5(a) 4(b) 2(b) 5(a) Demuestre el teorema 6(a): x(x+y)=x por dualidad y también lo puede hacer verificando las tablas de verdad.

2.5 Precedencia de Operadores

La jerarquía para la precedencia es: 1. Paréntesis



52


2. Not 3. And 4. Or

Las expresiones entre paréntesis se evalúan antes que cualquier otra función., por favor verificar la procedencia por el teorema de Morgan (x+y)’=x’y’

2.6 Funciones Booleanas

Una función booleana esta conformada por variables binarias, operadores binarios OR, AND y el operador unitario NOT, los paréntesis y el igual.

Observe la siguiente función:

F1=xyz’

La función es igual a 1 si X y Y es uno y Z=0, la anterior es una función booleana representada como función algebraica.

La función booleana también se puede representar como función algebraica. Si existen n variables el número de combinaciones es 2 EXP n. Por favor construya las tablas de verdad correspondiente a la anterior función.

Tenemos la siguiente función F3=x’y’z+x’yz+xy’

Esta función encierra una serie de operaciones, pero uno de nuestros objetivos es simplificar esta función de tal manera que se pueda reducir el hardware. Observe la siguiente función:

F4=xy’+x’z

Por favor verifiquemos la tablas de verdad de las dos funciones para ver su equivalencia y se considera que son iguales si para cada combinación de las n variables los valores son iguales.

A partir de las siguientes funciones construya las tablas de verdad para verificar su equivalencia:

F1=xyz’

F2=x+y’z



53


F3= x’y’z+x’yz+xy’

F4=xy’+x’z

Una función booleana se transforma en una expresión algebraica y esta a su vez en un diagrama compuesto de compuertas AND, OR y NOT. Observe la construcción de cada una de las funciones:

Si observa las graficas se da cuenta que la implementación de la función 4 es la más optima ya que se llega al mismo resultado utilizando el mínimo de compuertas lógicas.

2.7 Manipulación Algebraica

En una función se puede reducir el numero de literales y operandos, el único método de disponible es el empleo de postulados, teoremas básicos y cualquier otro tipo que permita manipular.

Ejercicio:

Simplifique la siguiente función booleana a un numero mínimo de literales:

1. X+x’y=(x+x’)(x+y)=1.(x+y)=x+y

2. X(x’+y)=xx’+xy=0+xy=xy

3. X’y’z+x’yz+xy’=x’z(y’+y)+xy’=x’z+xy’

4. Xy+x’z+yz=xy+x’z+yz(x+x’) =xy+x’z+xyz+x’yz =xy(1+z)+x’z(1+y) =xy+x’z

5. (x+y)(x’+z)(y+z)=(x+y)(x’+z) por la dualidad de la función 4

2.8 Complemento de Una Función

El complemento de una función f es f’ y se obtiene del intercambio de 1 por cero y de cero por 1 en el valor de F.



54


El teorema de una función puede derivarse mediante le teorema de Morgan:

(X+Y)’= X’.Y’

(X.Y)’= X’+Y’

El teorema de Morgan se puede extender para varias variables:

Desarrolle el siguiente jerccio para la expresión:

(a+b+c)’=(a+x)’ donde x=b+c

=a’.x’

=a’.(b+c)’

=a’.b’.c’

Se pueden generalizar los teoremas como sigue:

(a+b+c+d+…f)=a’b’c’d’….f’

(abcbdbe…f)’=a’+b’+c’+d’ … f’

EL TEOREMA DE MORGAN DICE QUE EL COMPLEMENTO DE UNA FUNCION SE OBTIENE POR EL INTERCAMBIO DE LOS OPERADORES AND Y OR Y EL COMPLEMENTO DE LOS LITERALES.

Encuentre el complemento de la siguientes función:

F1=X’YZ’+X’Y’Z

F’1=( X’YZ’+X’Y’Z)’ recordemos el teorema (a+b)’=a’.b’ luego

F’1=(X’YZ’)’.(X’Y’Z)’

F’1=( (X’)’ + (Y)’ + (Z’)’) . ( (X’)’+(Y’)’+(Z)’ )

F’1=(X+Y’+Z) . (X+Y+Z’)

Apliquemos el teorema de Morgan en la siguiente función:

F2=(X (y’z’+yz) ), luego

F2’=(X (y’z’+yz) )’ =X’ + (y’z’+yz)’=X’+(Y’Z’)’.(YZ)’

F2’=X’+((Y’)’ + (Z’)’).( Y’+Z’)



55


F2‘=x’+(y+z).(y’+z’)

Otro método mas simple para derivar un complemento es tomar el dual de una función y complementar cada literal.

F1=X’YZ’+X’Y’Z

Por dualidad es F1=(X’+Y+Z’).(X’+Y’+Z)

Y posterior a ello aplicamos el complemento del literal y se obtiene que:

F’1=(X+Y’+Z) . (X+Y+Z’)

Aplique Usted el mismo método para el complemento de la función:

F2=(X (y’z’+yz) )

Se obtiene que:

Primero la dualidad:

F2=(X + ((y’+z’).(y+z))

Ahora aplica complemento:

F2‘=x’+(y+z).(y’+z’)

2.9 Formas Canónica y Estándar

2.9.1 Minterminos y maxterminos

Una variable binaria puede aparecer en su forma normal (x) o en su forma de complemento (x)’, ahora consideremos dos variables, en ese cao existen4 formas que se representes:

XY XY’ X’Y X’Y’

Cada uno de los términos representan áreas de un diagrama de ven y se denominan mintermino o producto estándar.



56


Si existen n variables se pueden formar 2 exp N minterminos. Los números binarios desde 0 hasta (2 exp N)-1 se ubican bajo las n variables

Minterminos:

Cada termino se obtiene de un termino AND de las variables, donde cada variable es prima si el numero binario es CERO y la variables no es prima si el valor del numero binario es UNO. Si Usted observa la multiplicación los minterminos siempre nos deben dar 1, como resultado de la multiplicación. Su notación es con m minúsculas.

Maxterminos:

Si existen n variables se pueden formar 2 exp N maxterminos o sumas estándar. Los números binarios desde 0 hasta (2 exp N)-1 se ubican bajo las n variables. Su notación es con M mayúscula.

Cada termino se obtiene de un termino OR de las variables, donde cada variable es prima si el numero binario es UNO y la variables no es prima si el valor del numero binario es CERO. Si Usted observa la suma de los minterminos siempre nos deben dar cero, como resultado de la suma.

Observe la siguiente tabla:

MINTERMINO MAXTERMINO

X Y Z TERMINO DESIGNACION TERMINO DESIGNACION 0 0 0 X’Y’Z’ m0 X+Y+Z M0 0 0 1 X’Y’Z m1 X+Y+Z’ M1 0 1 0 X’YZ’ m2 X+Y’+Z M2 0 1 1 X’YZ m3 X+Y’+Z’ M3 1 0 0 XY’Z’ m4 X’+Y+Z M4 1 0 1 XY’Z m5 X’+Y+Z’ M5 1 1 0 XYZ’ m6 X’+Y’+Z M6 1 1 1 XYZ m7 X’+Y’+Z’ M7

De la tabla se observa que cada maxtermino es complemento del mintermino por Morgan y viceversa.

Una función booleana se puede expresar por medio de una tabla de verdad, observe la siguientes tabla:

X Y Z Funcion f1 Función f2 0 0 0 0 0



57


0 0 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

Si tenemos la tabla debemos llegar a la formula, para ello desarrollamos los siguientes pasos:

1. Formar el mintermino para cada una de las combinaciones que generan 1, de la tabla en la funcion 1 las siguientes combinaciones dan 1:

001

100

111

2. Los minterminos correspondientes son:

X’Y’Z XY’Z’ XYZ luego F1 es

3. Se expresa como una suma los minterminos F1=X’Y’Z + XY’Z’+ XYZ=m1+m4+m7

La función F2 de acuerdo a la tabla de verdad se puede expresar por la siguiente sumatoria de minterminos.

F2=X’YZ+XY’Z+XYZ’+XYZ=m3+m5+m6+m7

Primer propiedad importante del algebra booleana:

CUALQUIER FUNCION BOOLEANA SE PUEDE EXPRESAR COMO UNA SUMATORIA DE MINTERMINOS, ENTIENDACE COMO SUMATORIA COMO LA APLICACION DEL OPERADOR OR ENTRE LOS TERMINOS

2.9.2 Complemento de Una Función - Minterminos

Para obtener el complemento de una función se debe tomar las combinaciones en las cuales se obtiene un cero, para la función 1 las siguientes son las combinaciones en las variables:



58


000

010

011

101

110

Se debe encontrar los minterminos correspondientes

F1’=X’Y’Z’+X’YZ’+ X’YZ+XY’Z+XYZ’

Ahora apliquemos el complemento de F1’ para llegar a F1, recuerde aue la suma pasa a multiplicar y se complementan las variables

F1=(X+Y+Z).(X+Y’+Z).(X+Y’+Z’).(X’+Y+Z’).(X’+Y’+Z)

Se observa que el complementar la función de complemento se llega a una expresión en maxterminos

F1=M0.M2.M3.M5.M6

Lo anterior demuestra que una función booleana se puede expresar tanto como una suma de minterminos como una multiplicación de maxterminos.

Ahora en clase exprese en maxterminos la función F2, la forma mas sencilla es tomar las combinaciones donde se encuentra el valor de cero y tomar los maxterminos t mUltiplicarlos.

F2=(X+Y+Z)(X+Y+Z’)(X+Y’+Z)(X’+Y+Z)

F2=M0.M1.M2.M4

Segunda propiedad importante del algebra booleana:

CUALQUIER FUNCION BOOLEANA SE PUEDE EXPRESAR COMO UN PRODUCTO DE MAXTERMINOS, ENTIENDACE COMO PRODUCTO COMO LA APLICACION DEL OPERADOR AND ENTRE LOS TERMINOS

IMPORTANTE: Las funciones booleanas expresadas como una suma de minterminos o producto de maxterminos se dice que esta en forma canónica.



59


2.10 Suma de Minterminos

Hace un momento expresamos una función booleana a partir de las combinaciones en una tabla, pero que pasa si tenemos una función en la cual se expresan literales y se quiere mostrar como una suma de minterminos.

El procedimiento es el siguiente:

Primero se expande la función booleana en forma de min términos, si no se puede se debe buscar que las variables que se encuentren solas se adicione las variables faltantes como literales de compuertas AND, Si se pierde una variable se aplica al operador AND una expresión X+X’, donde x es una de las variables perdidas.

Ejemplo:

Expresar la función booleana F=A+B’C como una suma de minterminos.

Se observa que uno de los literales pierde dos variables, es la A, luego:

A=A(B+B’)=AB+AB’

Pero aun le falta la C, por ello debemos multiplicar a cada termino (C+C’), LUEGO

A=AB(C+C’)+AB’(C+C’)

A=ABC+ABC’+AB’C+AB’C

Ahora observemos el otro literal B’C al cual le falta una variable A, para ello debemos multiplicar (A+A’)

B’C=B’C(A+A’)=B’CA+B’CA’=AB’C+A’B’C

Ahora debemos combinar todos los términos:

F=A+B’C

F=ABC+ABC’+AB’C+AB’C’+AB’C+A’B’C

En la función se encuentran dos literales similares AB’C, si se suman no es como el algebra convencional en la cual AB’C+ AB’C=2 AB’C, en el algebra booleana:

AB’C+ AB’C=AB’C por el teorema 1, x+x=x

Al reorganizar los minterminos se tiene que:



60


F=A’B’C+AB’C’+AB’C+ABC’+ABC

=m1+m4+m5+m6+m7

Lo anterior se puede expresar en una notación abreviada:

F(A,B,C)= Σ(1,4,5,6,7)

Representa el orden de la sumatoria de los minterminos.

2.11 Producto de Los Maxterminos

Cada una de las variables de 2 Exp. (2 EXP: n) de n variables puede expresarse como un producto de maxterminos. Lo primero que se hace es llevar a una suma de términos OR, para ello se aplica la ley distributiva x+yz=(x+y)(x+z) y para cada variable perdida se opera con un literal xx’.

Ejemplo:

Expresar la función F=xy+x’z como un producto de maxterminos., pero primero debemos aplicar la ley distributiva

F=xy+x’z=(xy+x’)(xy+z) Primero se aplica la ley distributiva

F=(x+x’)(y+x’)(x+z)(y+z), nuevamente aplique la ley distributiva

F=1. (y+x’)(x+z)(y+z) eliminamos un termino

F=(x’+y)(x+z)(y+z) organizamos las variables

Ahora debemos completar os términos a los cuales les hace falta una de las variables:

X’+y=x’+y+zz’=(x’+y)+zz’=((x’+y)+z).( (x’+y)+z’)=(x’+y+z)(x’+y+z’)

x+z= (x+z)+yy’=((x+z)+y).( (x+z)+y’)=( x+z+y).( x+z+y’)=(x+y+z).(x+y’+z)

y+z=(y+z)+xx’=((y+z)+x).( (y+z)+x’)= (y+z+x). (y+z+x’)=(x+y+z).(x’+y+z)

Ahora debemos combinar los términos:

F=(x’+y+z)(x’+y+z’) (x+y+z).(x+y’+z) (x+y+z).(x’+y+z)

Se deben eliminar los términos que se repiten, por el teorema 1, x.x=x

F=(x’+y+z)(x’+y+z’) (x+y+z).(x+y’+z)



61


Ahora se organizan

F= (x+y+z). (x+y’+z) (x’+y+z)(x’+y+z’)

=M0M2M4M5

La forma de expresar la función es:

F(x,y,z)=П(0,2,4,5)

El símbolo П denota la operación AND.

2.12 Conversión entre formas canónicas

El complemento de una función expresada como la suma de minterminos es igual a la suma de los minterminos perdidos de la función.

Lo anterior se debe a que el complemento toma los términos en los cuales da cero la función. Ejemplo:

F(A,B,C)= Σ(1,4,5,6,7)

El complemento debe expresarse como los minterminos faltantes:

F’(A,B,C)= Σ(0,2,3)=m0+m2+m3

Y si se aplica el complemento por la ley de Morgan para llegar a la función original aparatir de su complemento se obtiene que:

F=(m0+m2+m3)’= m’0.m’2.m’3= M0.M2.M3=П(0,2,3)

De las operaciones anteriores se tiene que:

m’j=Mj

Lo anterior nos dice que:

El maxtermino de subíndice j es el complemento de un mintermino con el mismo subíndice y viceversa.

La conversión entre la suma de minterminos es equivalente al producto de maxterminos.

El procedimiento de conversión consiste en el intercambio de los símbolos П por Σ y se listan los números perdidos de la forma original. Ejemplo:



62


F(x,y,z)=П(0,2,4,5)

Se expresa en minterminos como:

F’(A,B,C)= Σ(1,3,6,7)

Recuerde que el número de maxterminos y minterminos debe ser igual a 2 EXP. N, donde n es el número de variables que intervienen.

Formas Estándar

Una función rara vez se expresa con pocas variables y cada mintermino o maxtermino debe tener la totalidad de ellas, complementadas o sin complementar. Piense en una función de 8 variables.

La forma por ello de representar una función es la forma estándar, existen dos formas la suma de productos o el producto de sumas.

Suma de productos

Contiene términos AND, conocidos como términos producto de uno o más literales cada uno. La suma denota la operación OR entre esos términos..

Ejemplo:

F1=y’+xy+x’yz’

Se observa que se cuenta con tres términos de producto sumados por la operación OR, cada termino cuenta con 1, 2 y 3 literales.

Producto de sumas

Contiene términos OR, conocidos como términos suma de uno o más literales cada uno. El producto denota la operación AND entre esos términos..

Ejemplo:

F1=x(y’+z)(x’+y+z’+w)

Se observa que se cuenta con tres términos de suma relacionados como un producto por la operación AND, cada termino cuenta con 1, 2 y 4 literales.

Una función puede expresarse de forma no estándar, por ejemplo:

F3=(AB+CD)(A’B’+C’D’)



63


Lo primero que se hace es aplicar la ley distributiva

F3=((AB+CD).A’B’) + (AB+CD).C’D’))

F3=(AB.A’B’+CDA’B’)+(ABC’D’+CDC’D’)

Recuerde el postulado 5, x.x’=0, para eliminar términos:

F3=(0’+CDA’B’)+(ABC’D’+0)

F3=CDA’B’+ABC’D’ ahora se organizan los términos:

F3=A’B’CD+ABC’D’

2.13 Otras Operaciones Lógicas

Cuando se tiene dos variables x y y, pueden existir dos funciones básicas x.y y x+y. Pero recordemos que existen 2exp(2n) funciones para n variables. Por lo tanto las funciones AND y OR son solo dos de 16 funciones posibles, es necesario encontrar las otras 14 funciones e investigar sus propiedades.

Observe la siguiente tabla formada por 2 variables que generan 16 funciones, desde F0 a F15 .

X Y F0

F1

F2

F3

F4

F5

F6

F7

F8

F9

F10

F11

F12

F13

F14

F15

0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 OP

. / / Ө + ↓ © ‘ с ‘ כ ↑

Las funciones listadas se pueden subdividir en tres categorías:

1. Dos funciones que producen una constante 0 ó 1. 2. Cuatro funciones con operaciones unitarias de complemento o

transferencia. 3. Diez funciones que definen operaciones binarias como:

AND OR NAND NOR



64


OR EXCLUYENTE EQUIVALENCIA INHIBICION IMPLICACION

Una función que es igual a una variable se llama TRANSFERENCIA, ya que una variable x 0 y se transfiere a través de una compuerta que forma la función, sin cambiar su valor.

Las funciones de inhibición e implicación los utilizan solo algunas areas especializadas.

La función nor es el complemento de or y es la abreviatura de no-OR.

La función nand es el complemento de AND y es la abreviatura de no-AND

Excluyente de OR se barevia como XOR o EOR, es similar a OR solo que excluye la combinación cuando x como y son iguales a 1.

La equivalencia es una función que es 1 cuando dos variables son iguales, es decir cuando ambas sean cero o uno. La función de equivalencia se denomina como Excluyente NOR, es decir Excluyente – OR – NOT.

La excluyente OR y la función de equivalencia son los complementos uno a de otra.

Los postulados de Huntington reflejan la naturaleza dual del algebra booleana, enfatizando entre + y .

La equivalencia también se conoce como Igualdad, coincidencia y excluyente NOR.

FUNCION SIMBOLO DEL OPERADOR

NOMBRE COMENTARIOS

F0=0 NULO CONSTANTE BINARIO 0

F1=XY X.Y AND X Y Y F2=XY’ X / Y INHIBICION X PERO NO Y F3=X TRANSFERENCIA X F4=X’Y Y/X INHIBICION Y PERO NO X F5=Y TRANSFERENCIA Y F6=XY’+X’Y X o Y EXCLUYENTE-OR X O Y PERO NO

AMBAS F7=X+Y X + Y OR X O Y F8=(X+Y)’ X↓ Y NOR NOT OR



65


F9=XY+X’Y’ X O Y EQUIVALENCIA* X IGUAL A Y F10=Y’ Y’ COMPLEMENTO NO Y F11=X+Y’ X C Y IMPLICACION SI Y, ENTONCES

X F12=X’ X’ COMPLEMENTO NO X F13=X’+Y X Y IMPLICACION SI X ENTONCES

Y F14=(XY)’ X ↑ Y NAND NOT-AND F(15)=1 IDENTIDAD CONSTANTE

BINARIA 1

Observe ahora las compuertas lógicas generadas por la tabla de función anterior:

Compuerta OR Compuerta AND

Compuerta NAND Compuerta NOR



66


Compuerta NOT Compuerta XOR

Compuerta XNOR ó EQUIVALENCIA

Ya que las funciones lógicas AND, OR y NOT nos permiten expresar las otras operaciones lógicas. De las 16 funciones dos son iguales a una constante y las otras cuatro se repiten dos veces. Solo 10 funciones se pueden considerar como candidatas para compuertas lógicas. De las 10, implicación e inhibición no son conmutativas ni asociativas, por ello no es práctico utilizarlas como compuertas lógicas.

Las otras ocho son utilizadas en el diseño digital:

COMPLEMENTO TRANSFERENCIA AND OR



67


NAND NOR EXCLUYENTE OR EQUIVALENCIA – XNOR

Los buffers producen una función de transferencia pero no produce una operación lógica, el valor binario de entrada es igual que el valor binario de salida y se usa como amplificación de señal, es equivalente a dos inversores.

Las compuertas NOR son complemento de la función OR y NAD es complemento de AND.

Las compuertas NAND y NOR se utilizan como compuertas estándar, las cuales se construyen fácilmente con transistores y otras funciones booleanas puede implementarse con esas compuertas.

Observe la fabricación de una compuerta NAND con transistores y resistencias:

La compuerta NAD es considerada como universal, por o anterior cada compuerta lógica tiene su equivalente lógica representada por medio de compuertas NAND, así:



68


Extensión a Entradas Múltiples



69


Las compuertas que se describieron anteriormente se pueden extender a mas de dos entradas, a excepción del INVERSOR y el BUFFER

Una compuerta puede extenderse si y solo si la operación que representa cumple con ser conmutativa y asociativa.

Las compuertas AND y OR cumplen con esta función.

X+Y = Y+X

y además: (X+Y)+Z=X+(Y+Z)

Indicando que la función se puede extender a mas de dos variables

Las compuertas NAND y NOR son conmutativas, pero no son asociativas.

Observe que:

(X↓Y) ↓Z=((X+Y)’+Z)’=(X+Y) . Z’ = XZ’+YZ’ X↓ (Y↓Z)=(X+(Y+Z))’=X’.(Y+Z) =X’Y+X’Z

La asociación no se aplica. Dibuje la parte inicial de la función.

Para evitar estos problemas se define como la compuerta NOR o NAND como una compuerta OR o AND complementada.

X↓Y ↓Z=(x+y+z)’ NOR X↑Y ↑Z=(x.y.z)’ NAND

Las compuertas excluyentes OR y las compuertas de equivalencia XNOR son asociativas y conmutativas pueden extenderse a más entradas pero no son usuales.

La XOR es una función IMPAR, es uno cuando el número de 1 es impar.

La XNOR es una función PAR, es uno cuando el número de 0 es par.

Una compuerta XOR puede tener mas de dos entradas, para ello se acopla dos compuertas XOR en cascada y se representa como una compuerta OR de tres entradas



70


Observe la siguientes tabla XOR para observar que la función es 1 cuando el número de 1 es impar.

X Y Z Func.

xor 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1

Su símbolo puede como compuerta AND de tres entradas es el siguiente:

Lo mismo sucede con las compuertas OR:



71


2.14 Familias Lógicas Digitales

Los circuitos digitales se construyen con circuitos integrados.

Las compuertas digitales no solo se clasifican por la operación lógica, sino también a la familia de circuitos lógico a los cuales pertenece.

Cada familia tiene su propio circuito lógico básico sobre el cual se desarrollan todos los circuitos. El circuito básico de cada familia puede ser una compuerta NAND o una compuerta NOR.

Los componentes electrónicos que se utilizan en la construcción del circuito se utilizan para nombrar la familia, Existen las siguientes familias:

TTL Lógica de transistor a transistor ECL lógica DE Emisor acoplado MOS Semiconductor de oxido metálico CMOS Semiconductor complementario de oxido metálico I2L Lógica de inyección integrada

TTL es la familia más popular.

ECL se utiliza en circuitos que requieren lata velocidad

MOS e I2L se utilizan en circuitos con alta densidad de componentes. Estos se utilizan en funciones LSI, integración a gran escala con mas de 100 compuertas.

CMOS se emplean en dispositivos con bajo consumo.



72


Las familias TTL, ECL y CMOS tienen dispositivos LSI, como también MSI y SSI. Recordemos que los dispositivos SSI tiene menos de 10 compuertas y los MSI tienen de 10 a 100 compuertas y cumplen con una función lógica completa.

Los circuitos SSI incluyen compuertas o FLIPs-FLOPS y se limitan al numero de clavijas o pines en el paquete, algunos de 14 o 16 pines.

La familia TTL tiene dos series la serie 5400 y la serie 7400, la primera soporta amplios márgenes de temperatura y se utiliza en el campo militar y la segunda posee rangos más reducidos de temperatura aplicados en el campo industrial.

La familia ECL se identifica por la serie 10 000, en algunos empaquetados traen una compuerta NOR y OR, cada una de ellas sale aun pin diferente, observe el integrado con la referencia 10107. Las compuertas ECL traen pines Vcc1 y Vcc2 las cuales se conectan a tierra y Vee que se conecta a un suministro de -5.2 voltios



73


La anterior tabla corresponde a la tabla de comparación de características entre las diferentes familias lógicas, pero es bueno conocer sus voltajes de alimentación para ello observe la siguiente gráfica:

En las compuertas TTL un nivel lógico de "1", será interpretado como tal, mientras el voltaje de la entrada esté entre 2 y 5 Voltios.

En la tecnología CMOS una nivel lógico de "0", será interpretado como tal, mientras el valor de voltaje de la salida esté entre 0V. y 1.5V

� Un voltaje de entrada nivel alto se denomina VIH � Un voltaje de entrada nivel bajo se denomina VIL � Un voltaje de salida nivel alto se denomina VOH � Un voltaje de salida nivel bajo se denomina VOL

Los niveles de voltaje, también hay que tomar en cuenta, las corrientes presentes a la entrada y salida de las compuertas digitales.

� La corriente de entrada nivel alto se denomina: IIH. � La corriente de entrada nivel bajo se denomina IIL � La corriente de salida nivel alto se denomina: IOH. � La corriente de salida nivel bajo se denomina IOL

2.15 Compuertas lógicas digitales encapsuladas

Como se menciono el avance de la tecnología permite que en cada integrado se encuentren una gran cantidad de compuertas, pero las que inicialmente se trabajan se encuentran en la escala de integración pequeña SSI, la cual no supera las 12 compuertas.

Las compuertas lógicas se encapsulan en circuitos integrados, entre las más utilizadas se encuentran las siguientes:



74


74LS04 INVERSOR

74LS08 AND

74LS32 OR

74LS00 NAND

74LS02 NOR

74LS86 XOR



75


74LS07 BUFFER

747266 XNOR - EQUIVALENCIA También se encuentran las familias CMOS en los cuales podemos encontrar otras adicionales como una compuerta NOR de cuatro entradas. Una de ellos es la compuerta 4002

4002 NOR de 4 entradas

10107 Triple con compuertas excluyentes OR/NOR

2.15 Lógicas Positivas y Negativas

Una señal de entrada o salida puede tener uno de dos valores a excepción de la transición entre estas dos.

Por ello se pueden trabajar dos lógicas binarias, la una positiva en la cual el uno lógico es el voltaje mayor, en la TTl seria de 5 voltios y el cero lógico seria cero voltios. En la lógica negativa es todo lo contrario. Pero esto no es la polaridad de la señal lo que determina el tipo de lógica, sino la asignación de los valores lógicos de acuerdo a las amplitudes relativas de las señales. Recuerde el caso del protocolo RS232



76


Las familias lógicas manejan para su funcionamiento unos niveles de voltaje que determinan un alto nivel de voltaje y un bajo nivel.

Consulta los otros niveles de voltaje para los otros tipos de familia

EJERCICIOS:

Desarrolle el siguiente ejercicio en clase:

1 Demuestre mediante tablas de verdad la validez de los siguientes teoremas: a. Las leyes asociativas. b. Los teoremas de Morgan para tres variables. c. La ley distributiva de + sobre .

2. Simplifique las siguientes funciones booleanas en un mínimo numero de

literales, aplique los teoremas y postulados: a. xy+xy’ b. (x+y)(x+y’) c. xyz+x’y+xyz’ d. zx+zx’y e. (a+b)’(a’+b’)’ f. y(wz’+wz)+xy

3. Reduzca las siguientes expresiones booleanas al número requerido de literales

a. ABC+A’B’C+A’BC+A’B’C’ a 5 literales b. Bc+ac’+ab+bcd a cuatro literales c. ((cd)’+a)’ + a+ cd+ab a tres literales d. (a+c+d)(a+c+d’)(a+c’+d)(a+b’) a cuatro literales

4. Encuentre el complemento de las siguientes funciones booleanas y redúzcalas

aun numero mínimo de literales. a. (bc’+aq’d)(ab’+cd’) b. B’d+a’bc’+acd+a’bc



77


c. ((ab) ’a) ( (ab)’ b) d. ab’+c’d’

5. Obtenga la tabla de verdad de la función:

F=xy+xy’+y’z

6. Simplifique las funciones f1 y f2 a un numero mínimo de literales. A B C F1 F2 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1

7. Exprese la siguiente función como una suma de minterminos y un producto de maxterminos

a. F(A,B,C,D)=D(A’+B)+B’D

b. F(W,X,Y,Z)=Y’Z+WXY’+WXZ’+W’X’Z

c. F(A,B,C,D)=(A+B’+C)(A+B’)(A+C’+D’)(A’+B+C+D’)(B+C’+D’)

d. F(A,B,C)=(A’+B)(B’+C)

e. F(X,Y,Z)=(XY+Z)(Y+XZ)

8. Convierta las siguientes funciones en la otra forma canónica:

a. F(X,Y,Z)= Σ((1,3,7)

b. F(A,B,C,D)= Σ((0,2,6,11,13,14)

c. F(X,Y,Z)= П(0,3,6,7)

d. F(A,B,C,D)= П(0,1,2,3,4,6,12)



78


9. La familia lógica TTL SSI cuenta con paquetes de 14 pines, dos de ellas suministran potencia, las otras se pueden utilizar, en un circuito integrado de este tipo cuantas compuertas alcanzan si:

a. Compuerta XOR de 2 entradas

b. Compuerta AND de tres entradas

c. Compuerta NAND de 4 entradas

d. Compuerta NOR de 5 entradas


En esta unidad el estudiante conoce los teoremas y postulados, simplifica las funciones por medio de los anteriores. Reconoce las compuertas lógicas y su función, genera las tablas de verdad al igual que expresa las funciones resultantes en minterminos y maxterminos. Observa que las compuertas lógicas se encuentran encapsuladas en chips y por medio de la serie en especial de la familia TTL identifica las compuertas que contiene. Otro aspecto importante es que conoce los voltajes de operación de las familias lógicas para evitar en prácticas y en sus diseños alimentaciones incorrectas que deterioren el integrado o lo destruyan por completo.


• El estudiante simplifica una función por medio de postulados y teoremas. • El estudiante expresa una función por medio de minterminos o

maxterminos. • Utiliza en sus prácticas circuitos integrados que contienen compuertas

lógicas. • Alimenta de forma correcta los circuitos integrados SSI en la familia TTL y

CMOS. • Desarrolla circuitos básicos que hacen uso de las compuertas lógicas

trabajadas a lo largo de la unidad. • La evaluación es individual, por cada estudiante sin comparar con otros. • Se plantean problemas y el estudiante selecciona que compuertas lógicas




79


UNIDAD 3

SIMPLIFICACION DE FUNCIONES BOOLEANAS



Créditos: 1

Modalidad: Teórica

Objetivos


• Identificar los diferentes procesos de simplificación por mapas. • Aplicar el proceso de simplificación en mapas de dos y tres variables. • Aplicar el proceso de simplificación en mapas de cuatro y cinco

variables. • Simplificar funciones expresadas en productos de sumas. • Implementar funciones por medio de compuertas NAND y NOR. • Realizar otras implementaciones de dos niveles. • Simplificar funciones con condiciones no importa. • Aplicar el método de tabulación. • Determinar y seleccionar implicantes primos de una función.

Tabla de saberes


Método de mapas.

Mapas de dos y tres variables.

Mapas de cuatro y cinco variables.

Por medio del mapa de karnaught simplifica funciones expresadas en minterminos o maxterminos. Realiza el montaje de la función simplifica en protoboard

Aplica su conocimiento en compuertas digitales para integrarlo con otros conocimientos para ello simplifica las funciones por medio de los diferentes métodos y los



80


Simplificación de productos de sumas.

Implementacion en compuertas NAND y NOR.

Condiciones no importa.

Metodfo de tabulación.

Implicantes primos.

para validar la correcta simplificación con respecto a la tabla de verdad de la función original.

Realiza implementaciones de compuertas NAD, OR y NOT por medio de sus equivalentes en las compuertas universales NAND y NOR.

aplica en el diseño de circuitos digitales que requieren de la lógica booleana.

3.1 Diagramas de Karnaught

Uno de los métodos más utilizados corresponde a los diagramas de Karnaught. Las funciones una vez se expresan en minterminos o maxterminos se aplican una serie serie de procedimientos que permiten la simplificación.

Existe una relación uno a uno entre un mapa y una tabla de verdad. Una tabla tiene un renglón por cada mintérmino; y un mapa, como se verá, tiene un celda o cuadro para cada mintérmino.

El mapa también puede ser considerado una extensión de los diagramas de Venn . Consideremos un diagrama de Venn para dos variables A y B:

En un mapa de Karnaugh se adopta un área igual, de forma cuadrada, para cada mintérmino; y además, estos cuadrados se disponen de tal forma que reflejen las adyacencias. Observe el mapa de dos variables:

A⋅⋅⋅⋅B

A⋅B’

A’⋅B’

B

A’⋅B



81


La identificación de los cuadros con el número del mintérmino, depende de la elección del orden de las variables que se haya elegido para la representación decimal equivalente. Por ejemplo para las variables A y B:

La expresión anterior nos permite visualizar que F1=m3 y que F2=m1+m2+m3, la simplificación se obtiene agrupando los cuadros adyacentes en vertical y horizontal, pero que cuya suma sea números pares. No se pueden tomar cuadros diagonales.

Mapa de tres Variables

Cuando se trabajan con mapas de tres variables se representa de la siguiente forma en diagramas de Venn.



82


Mapa de Cuatro Variables

Recordemos que el cero (0) nos indica en este caso que un termino es Negado

Combinaciones de cuadros adyacentes.

- Un cuadro representa un Mintermino, dando un término de cuatro literales. - Dos cuadros representan un término de tres literales. - Cuatro cuadros representan un término de dos literales. - Ocho cuadros representan un término un literal. - Dieciséis cuadros representan la unidad (1)

Ejemplo: observe el siguiente mapa

Selecciona las diferentes combinaciones, estas se pueden agrupar de 2, 4, 6, 8... 16. Incluso unir un Mintermino del extremo Izquierdo con el derecho por ejemplo:



83


Seguidamente de las combinaciones se procede a efectuar las funciones según lo agrupamos, es aconsejable que se simplifique primero la función mas larga en nuestro caso es la que agrupamos en grupo de ocho (8), la cual definimos con el color verde en la tabla

Ahora debe continuar con el siguiente grupo:



84


Y ahora terminamos con el último grupo de simplificar:

La función simplificada es igual a:

F=y’+w’z’+xz’

La gráfica de la función es:

Y la tabla de verdad correspondiente a la función es:

W X Y Z F 0 0 0 0 1 0 0 0 1 1



85


0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0

EJEMPLO 2: observe la siguiente tabla y simplifique la función

F(W,X,Y,X)= Σ(0,1,2,4,5,6,8,9,12,13,14)

Y’ Y’ Y Y

WX YZ 00 01 11 10 W’ 00 1 1 1 X’

W’ 01 1 1 1 X W 11 1 1 1 X W 10 1 1 X’

Z’ Z Z Z’

La función simplificada corresponde a los valores:

Los ocho cuadros adjuntos representan y’

Los cuadro cuadros centro - extremos representan 2 variables XZ’

Los cuadro cuadros superior - extremos representan 2 variables W’Z’

Luego la simplificación de la función es igual a:

F(W,X,Y,X)= y’+w’z’+xz’

EJEMPLO 3: observe la siguiente tabla y simplifique la función



86


F=A’B’C’+B’CD’+A’BCD’+AB’C’

Inicialmente adicione los literales que hacen falta y con ello se obtiene el siguiente mapa:

C’ C’ C C

WX YZ 00 01 11 10 A’ 00 1 1 1 B’

A’ 01 1 B A 11 B A 10 1 1 1 B’

D’ D D D’

La función simplificada corresponde a los valores:

Los extremos superiores mo,m1,m8 y m9 generan B’C’

Los términos m0,m2,m8 y m10 generan B’D’

Los minterminos 32 y m6 generan A’CD’

Luego la simplificación de la función es igual a:

F(W,X,Y,X)= B’D’+B’C’+A’CD’

Mapas de 5 Variables y Seis Variables

No son de uso simple. El numero de cuadros se vuelve en exceso grande y la geometría de combinación es complicada. Los mapas de 5 variables requieren 32 cuadros y el de 6 requieren 64 cuadros. Recuerde que el numero de cuadros es 2 exp. N, donde n es el numero de variables.

Los renglones y las columnas se numeran en una secuencia de código reflejado y cada mintermino se lee según la asignación.

Para realizar simplificaciones con 5 variables se utilizan los llamados diagramas bidimensionales, en donde un plano nos indica la quinta variable y el otro plano su complemento, veamos:



87


C’ 000

C’ 001

C’011 C’010 C 110

C 111

C 101 C 100

A’ 00 0 1 3 2 6 7 5 4 B’ A’ 01 8 9 11 10 14 15 13 12 B A 11 24 25 27 26 30 31 29 28 B A 10 16 17 19 18 22 23 21 20 B’ D’ D’ D D D D D’ D’ E’ E E E’ E’ E E E’

Observe la siguiente función de la tabla de verdad:

Q = ABCDE + ABCDE + ABCDE + ABCDE + ABCDE + ABCDE + ABCDE

Después que obtenemos la ecuación no simplificada pasamos los 1 correspondientes al diagrama y realizamos las agrupaciones. Si existen agrupaciones que ocupan el mismo lugar en ambos planos, los reflejamos para obtener una ecuación más simplificada. El proceso de simplificación es el mismo que utilizamos anteriormente.



88


La función simplificada es igual a :

Q = ABCD + ACD + ABCDE

Ejemplo 2:

Simplifique la función con el siguiente mapa de karnaught

C’ 000

C’ 001

C’011 C’010 C 110

C 111

C 101 C 100

A’ 00 1 1 1 1 B’ A’ 01 1 1 1 1 B A 11 1 1 1 1 B A 10 1 1 B’ D’ D’ D D D D D’ D’ E’ E E E’ E’ E E E’

El resultado de la función simplificada es:

F(A,B,C,D,E)= BE+AD’E+A’B’E’

Simplificación de Funciones Booleanas

Implementación con Nor y Nand

La mayoría de los circuitos integrados se implementan con compuertas NAND y NOR.

Por medio del teorema de Morgan podemos encontrar una representación por compuertas AND Y OR y su respectivo complemento,. Las compuertas AND, OR y NOT se pueden representar por sus equivalentes en compuertas NAND y NOR, denominadas estas últimas como universales. Observe los siguientes símbolos de compuertas:



89


Una compuerta AND inversora, NAND, se puede representar como una compuerta or, pero invirtiendo sus entradas, gracias al teorema de Morgan.

Una compuerta OR inversora, NOR se puede representar como una compuerta AND, pero invirtiendo sus entradas, todo esto por medio del teorema de Morgan.

De manera similar una compuerta inversora se obtiene si se puentean las entradas de una compuerta NAND o una compuerta NOR. En cuyo caso la salida es similar. Verifique mediante la tabla de verdad tal afirmación.



90


IMPLEMENTACION CON NAND

Para representar una función por medio de una compuerta NAND es necesario representar la función como una suma de productos, es decir debemos tomar su representación en minterminos. Observe la siguiente gráfica para la función F=AB+CD+E:

La primera Expresa la función en compuertas AND y OR

La segunda expresa la función en compuertas NAND y NOR

La tercera expresa la función en compuertas NAND

De la tercera función expresada por medio de compuertas NAND se puede expresar como una suma de productos si aplicamos el teorema de Morgan.

De las anteriores gráficas se puede decir que una función booleana puede implementarse con dos niveles de compuertas NAND. Para ello se aplican las siguientes reglas:

1. Simplifique la función y exprésela como una suma de productos. 2. Dibuje compuertas NAND para cada termino producto de la función, que

por lo menos tenga dos literales. Las entradas de cada compuerta son los literales del termino.

3. Dibuje una compuerta AND invertido o bien una OR invertida en el segundo nivel, con entradas que vienen de de las salidas de las compuertas del primer nivel.

4. Un termino con un solo literal requiere un inversor en el primer nivel o se complementa y aplicarse como una entrada al segundo nivel.

Ejercicio: Implemente la siguiente función con compuertas NAND

F(X,Y,Z)= Σ(0,6)

Si se aplica Karnaught en un mapa los términos no son adyacentes y se obtiene que la función es igual:

F=x’y’z’+xyz’

Ahora simplifique la función complemento tomando los ceros y obtiene que



91


F’=x’y’z’+xyz’

Las dos funciones se pueden representar pero si toma la función complementada basta con agregarle al final otra compuerta NAND para regresar a la función original.

Implementación Nor

En este caso la función se debe representar como producto de sumas y contiene los mismos pasos que la representación por compuertas NAND.

Otras Implementaciones De Nivel Dos

Los tipos de compuerta que mas se encuentran en los circuitos integrados son las NAD y las compuertas NOR, se implementa los circuitos con esta lógica existen algunas compuertas que permiten la posibilidad de una conexión alambrada para generar una función lógica.

Un ejemplo de ello son las compuertas de colector abierto TTL NAND, en las cuales al puentear las salidas se obtiene una lógica AND. La compuerta lógica AND, en este caso el símbolo se representa como esta en la figura siguiente:

Lo anterior permite observar como las líneas pasan por el interior de la compuerta para diferenciarla de una compuerta física.

Observe que la función F=(ab)’. (cd)’=(ab+cd)’, la función se denomina función AND OR INVERTIDA

De manera similar una compuerta NOR familia ECL se pueden cablear para generar un función OR. Observe la función: F=(A+B)’+(C+D)’=( (A+B).(C+D) ) ‘



92


La función anterior de denomina OR-AND –INVERTIDA

La compuerta lógica alambrada no produce una compuerta física de segundo nivel. El primer nivel consta de compuertas NAND o NOR y el segundo de compuertas AND u OR.

Si se seleccionan cuatro tipos de compuertas AND,OR,NAND y NOR se puede expresar una función tanto en nivel uno como dos en las 16 posibles configuraciones. De ellas 8 son son degeneradas por que degeneran en una sola operación. Por ejemplo so usted utiliza compuertas AND en el primer nivel y AND en el segundo, el resultados es aplicar una sola and a toda las entradas. Las otras 8 formas no degeneradas producen suma de productos y productos de sumas, así:

AND-OR OR-AND

NAND-NAND NOR-NOR

NOR-OR NANF-AND

OR-NAND AND-NOR

La primer compuerta que se lista es de primer nivel y la segunda indica el nivel dos. Las anteriores ilustran la dualidad entre una y otra combinación.

Las primeras AND-OR y OR-AND ya se trabajaron, al igual que NAND-NAND y NOR-NOR.

Implementación And-Or-Invertido

Las formas NAND-AND y AND-NOR son equivalentes y se pueden trabajar juntas. La forma AND-NOR es semejante a AND-OR con una inversión a la salida de la función.



93


Observe la siguiente figura de la función F=(ab+cd+e)’

A) AND-NOR

Si recordamos Morgan se tiene que (a+b+c)’=a’.b’.c’ , luego:

La anterior es una implementación AND-NOR, pero se puede ubicar esos inversores a las salidas de las compuertas and, para llega a una implementación NAND-AND

La implementación AND-OR requiere la suma de productos. La implementación AND-OR –INVERTIDA es similar a diferencia de la negación. Luego si el



94


complemento se implementa en suma de productos, se implementa F’ como AND-OR y al complementarla se genera la salida F.

IMPLEMENTACION OR-AND-INVERTIDO

Las formas OR-NAND y NOR-OR se realizan en función OR-AND-INVERTIDA. La función es similar ala forma OR-AND a diferencia de la inversión. Observe la siguiente función:

F=( (A+B).(C+D).E)’

Para lo anterior se requiere un producto de sumas. Para encontrarla se obtiene moviendo los círculos pequeños de las entradas del segundo nivel a las salidas del primer nivel.

A)OR-NAND

Recordemos que (a.b.c)’=a’+b’+c’, luego

Una vez se tienen los círculos de complemento se puede desplazar a las salidas del primer nivel y además se debe agregar una compuerta NOR para el literal E.



95


La siguiente tabla ilustra los procedimientos realizados para implementar una función en cualquiera de sus cuatro formas.

FORMA EQUIVALENTE

NO DEGENERADA

(A) (B)

IMPLEMENTACION DE FUNCION

SIMPLICAR F’ EN PARA OBTENER UNA

SALIDA F

AND-NOR NAND-AND

OR-AND-INVERSORA

Suma de productos por la combinación de

ceros en el mapa

F

OR-NAND NOR-OR

AND-OR-INVERSORA

Producto de sumas por la

combinacions de 1 en el mapa.

complementar

F

Ejercicio de aplicación:

Una función se puede implementar en cualquier de las cuatro formas de nivel dos, por ello implemente la función F=x’y’z’+xyz’ F’=x’y+xy’+z

El complemento de la función se encuentra simplificando los ceros en el mapa y por ello la salida normal de la función se puede expresar como F=( x’y+xy’+z)’

La función anterior es AND-OR-INVERTIDA . y se puede expresar en OR-NAND y NOR-OR



96


Si se tiene la función como suma de productos F=x’y’z’+xyz’ se puede trabajar, pero para ello la debemos complementar la función teniendo: F’=(x+y+z ). (x’+y’+z), en este caso la función es igual a: F= ((x+y+z ). (x’+y’+z))’, es decir OR-AND-INVERTIDA, y se puede expresar en OR-NAND y NOR-OR

Grafique las funciones descritas.

Existen otros métodos de simplificación denominados métodos de tabulación.

Ejercicios:

1. Obtenga las funciones simplificadas en sumas de productos de las siguientes funciones:

a) F(x,y,z)= Σ(2,3,6,7) b) F(A,B,C,D)= Σ(7,13,14,15)

2. Obtenga las funciones simplificadas en sumas de productos de las siguientes

funciones: a) XY+X’Y’Z’+X’YZ’ b) A’B+BC’+B’C’


funciones: a) D(A’+B)+B’(C+AD) b) X’Z+W’XY’+W(X’Y+XY’)


funciones: a) F(A,B,C,D,E)= Σ(2,1,4,5,16,17,21,25,29) b) A’b’ce’+a’b’c’d’+b’d’e’+b’cd’+cde’+bde’

5. Dada la siguiente tabla de verdad

X Y Z F1 F2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1



97


De la tabla anterior exprese F! y F2 en maxterminos, Obtenga las funciones simplificadas en suma de productos Obtenga las funciones simplificadas en productos de sumas

6.Dibuje la implementación de las funciones por medio de compuertas AND - OR y en OR-AND según el caso.

7. Simplifique las siguientes funciones e impleméntelas en compuertas NAND

a) f1=ac’+ace+ace’+a’cd’+a’d’e’

8. El misma función implementada en compuertas NOR.

9. Simplifique en compuertas nand y suponga que existen entradas normales y en otro caso complementadas.

Bd+bcd+ab’c’d’+a’b’cd’

10. Implemente la función por medio de compuertas NOR-OR, NANAD-AND, OR-NAND y AND-NOR

a) f1=ac’+ace+ace’+a’cd’+a’d’e’

11. simplifique la siguiente funcione con condiciones no importa:

F=b’c’d’+bcd’+abc’d

D=b’cd’+a’bc’d’

Lo anterior en suma de productos y productos de sumas.

12. Mediante el método de tabulación simplifique los siguientes términos:

F(A,B,C,D,E,F)= Σ(6,9,13,18,19,25,27,29,41,45,57,61)

13. Exprese la siguiente función con ocho o menos literales:

F=A’B’D’+AB’CD’+A’BD+ABC’D


En esta unidad el estudiante conoce los diferentes métodos de simplificación de funciones booleanas, para ello emplea los métodos de mapas de karnaught aplicado a funciones de dos, tres, cuatro o cinco variables. Para verificar la simplificación puede aplicar teoremas y postulados.



98


Finalmente el estudiante se encuentra en capacidad de una vez simplificada la función de representarla en sus equivalentes NAND o NOR. Al igual que de aplicar otro métodos de simplificación como el método de tabulación y la determinación y selección de los implicantes primos.


• El estudiante simplifica una función por medio mapas de karnaught y lo valida por medio de tablas de verdad.

• El estudiante simplifica una función por medio del método de tabulación y lo valida por medio de tablas de verdad.

• Utiliza en sus prácticas funciones simplificadas. • Desarrolla circuitos básicos que hacen uso de las compuertas lógicas

trabajadas a lo largo de la unidad. • La evaluación es individual, por cada estudiante sin comparar con otros. • Se plantean problemas y el estudiante selecciona que compuertas lógicas




99


Unidad 4. Lógica combinacional



Créditos: 1

Modalidad: Teórica

Objetivos


• Realiza funciones de sumadores. • Construye funciones de restadores. • Construye funciones de convertidores de código. • Realiza procedimientos de análisis. • Elabora circuitos NAND de nivel múltiple. • Elabora circuitos NOR de nivel múltiple. • Emplea en sus circuitos de compuertas XOR y equivalencia.

Tabla de saberes


Procedimientos de diseño.

Sumadores.

Restadores.

Conversión de código.

Procedimientos de

Por medio de los métodos trabajados en las unidades anteriores a partir de una función se construyen unas serie de funciones de salida, para verificar la correcta simplificación se prueban los circuitos en

Aplica su conocimiento en compuertas digitales para integrarlo con otros conocimientos para ello simplifica las funciones y es capaz de construir circuitos digitales con funciones adicionales como sumadores de 4 bits, restadores,



100


análisis.

Circuitos NAND y NOR de múltiples niveles.

Aplicaciones XOR y equivalencia(paridad).

laboratorio. comparadores, verificadores de paridad, generadores de paridad, conversores de código, entre otras.

La lógica combinacional ase caracteriza por que las salidas corresponden directamente a las entradas y no se tiene en cuenta entradas previas. De manera diferente los circuitos secuenciales tienen en cuenta datos en memoria y las salidas son función directa de las entradas y del estado de los elementos en memoria.

A diferencia de las unidades anteriores en las cuales una tabla de verdad generaba una función, la lógica combinacional genera circuitos construidos por medio de compuertas lógicas como AND, Or y Not, con multiples salidas.

Un circuito combinacional tiene varias entradas, las cuales son procesadas por un circuito combinacional para generar varias salidas. Por ello el diseño de un circuito combinacional obliga a la simplificación lógica de las diferentes funciones. Empecemos trabajando con los circuitos más sencillos.

4.1 Sumadores

Los computadores realizan gran cantidad de operaciones aritméticas, una de ellas es la suma. Esta adición simple consta de cuatro operaciones posibles: 0 +0 =0, 0 + 1=1, 1+0=1 y 1+1=10. Las tres primeras operaciones no generan acarreo, es decir que el resultadoi se encuentra en un solo bit y la última requiere de dos bits, al de mayor peso se le denomina bit de acarreo. Si una suma tiene más bits la operación requiere de un circuito sumador completo que tenga en cuenta el resultado de una suma previa. Por ello se trabaja el medio sumador y el sumador completo, pero se expresara en funciones lógicas.

4.1.1 Medio Sumador

Un medio sumado es un sumador capaz de sumar dos datos de un sólo bit y producir un bit de acarreo de salida. Como se muestra en el siguiente tabla de verdad:



101


X Y ACARREO(C) SUMA(S) 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0

De la tabla de verdad de observa que el carry se obtiene por medio de la función XY y que el bit suma se obtiene de la aplicación de la compuerta XOR entre X y Y.

Las funciones simplificadas de las dos salidas se obtiene de manera directa de la tabla de verdad:

S=xy’+y’x

C=xy

Se puede observar el diagrama lógico del medio sumador en la siguiente figura:

De manera similar este circuito digital se puede representar por otros tres graficos a partir de la función de salida, por ejemplo:

Forma2:

Si S=X(+)Y=XY’+X’Y y C=XY

Forma 3:

Pero también se puede implementar como productos de suma y

S=(X+Y)(X’+Y’) si C=XY y las dos funciones anteriores se pueden graficar

Forma 4:

En el producto de sumas se tiene que S=(X+Y)(X’+Y’), luego S’= X’Y’+XY

C=xy, luego S’=X’Y’+C

En conclusión grafica: C=xy y S=(X’Y’+C)’



102


Forma 5:


S=(X+Y)(X’+Y’) si C=XY entonces C’=(XY)’=X’+Y’

En conclusión grafica: C= (X’+Y’)’ y S=(X+Y)C’

En las dos últimas formas se puede utilizar la compuerta de salida del carry como parte de la función de suma.

4.1.2 Suma completa:

El medio sumador no puede ser interconectado con otros medios sumadores para formar un sumador más grande, además no cuenta con una línea de carry anterior, por ello es necesario diseñar un sumador que admita otra entrada aparte de los datos a sumar, es decir, un sumador de entradas, dos de ellas son los bits sumandos, otra línea de entrada es el carry previo y las funciones generan el bit de suma y otro bit de acarreo. Ese nuevo bit de acarreo se conecta en escala de varios sumadores completos.

Observe la siguiente tabla de verdad:

X y Y son los bits sumandos, Z es el carry que se lleva de la posición previa, C es el nuevo carry y S el resultado de la suma

La tabla se llena teniendo en cuenta que X, Y y Z se suman los tres bits y los resultados de la suma se observan en la columnas C para el bit de mayor peso y en S para elbit de menor peso, por ejemplo en la combinación X01, Y01 y Z=1 el resultado de la suma es 3 en base 10 y en binario es 112, ese es el número que se aprecia en C y S

X Y Z C S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1



103


Si estas funciones de salida se simplifican por medio de los mapas de Karnaught se obtiene que:

S=x’y’z+x’yz’+xy’z’+xyz

C=xy+xz+yz

Pero se puede simplificar S de la siguiente manera:

S=x’y’z+x’yz’+xy’z’+xyz= z(x’y’+xy)+z’(x’y+ xy’)

S= z(x’y’+xy) + z’( x(+)y )= z(x’y’+xy) + z’( x(+)y )

Pero por tablas de verdad sabemos que la lógica de equivalencia es: x’y’+xy, equivalencia es igual a el complemento de la excluyente or, luego:

x(+)y= (x’y’+xy)’, entonces x’y’+xy= ( x(+)y )’.

Remplazamos en la formula:

S= z( ( x(+)y )’ ) + z’( x(+)y ) si remplaza x(+)y por B la función es: s=zb’+z’b es una XOR

Y finalmente se deduce que S=Z (+)B= Z(+) ( X(+)Y )=X(+)Y(+)z

Observe el diagrama lógico de la función:



104


Esta función se puede representar por medio de compuertas And y Or.

4.2 Restadores

Los computadores realizan gran cantidad de operaciones aritméticas, una de ellas es la resta. Esta operación se logra utilizando compuertas lógicas. En cada bit sustraendo de u numero se sustrae un bit minuendo, el resultado de la operación se tiene en un bit denominado diferencia y si el minuendo es mayor que el sustraendo se hace necesario que el sustraendo pida prestado. Si una resta tiene más de un bit se requiere de un circuito restador completo que tenga en cuenta el resultado de una resta previa. Por ello se trabaja el medio restador y el restador completo, pero se expresara en funciones lógicas.

4.2.1 Medio restador

Un medio restador es un circuito capaz de restar dos datos de un sólo bit y producir un bit de diferencia y un bit de solicitud de prestamo. Como se muestra en el siguiente tabla de verdad:

X Y TOMA UN PRESTAMO

(B)

DIFERENCIA(D)

0 0 0 0 0 1 1 1 1 0 0 1 1 1 0 0

De la tabla de verdad de observa que el BIT B se obtiene por medio de la función X’Y y que el bit diferencia D se obtiene de la aplicación de la compuerta XOR entre X y Y.

Las funciones simplificadas de las dos salidas se obtiene de manera directa de la tabla de verdad:

D=xy’+y’x

B=x’y

D es la compuerta lógica XOR, se puede observar el diagrama lógico del medio sumador en la siguiente figura:



105


De manera similar este circuito digital se puede representar por otros dos gráficos a partir de la función de salida, por ejemplo:

Forma2:

Si S=X(+)Y=XY’+X’Y y C=XY

Forma 3:


S=(X+Y)(X’+Y’) si C=X’Y y las dos funciones anteriores se pueden graficar

4.2.2 Restador completo:

El medio restador no puede ser interconectado con otros medios restadores para formar un sumador más grande, además no cuenta con una línea de B préstamo anterior, por ello es necesario diseñar un restador que admita otra entrada aparte de los datos a restar, es decir, un restador de tres entradas, dos de ellas son los bits a restar, la otra línea de entrada es el bit de préstamo previo y las funciones generan el bit de diferencia y otro bit de préstamo. Ese nuevo bit de préstamo se conecta en escala de varios restadores completos.

Observe la siguiente tabla de verdad:

X Y Z B D 0 0 0 0 0



106


X y Y son los bits a restar, X es sustranedo y Y el minuendo, Z es el prestano previo que se establece de la resta anterior, B es el nuevo bit de solicitud de préstamo y D el resultado de la resta.

La tabla se llena teniendo en cuenta que X, Y y Z se Restan de izquierda a derecha, los tres bits y los resultados de la resta se observan en la columnas B para el bit de mayor peso y en D para el bit de menor peso, por ejemplo en la combinación X=1, Y=1 y Z=1 el resultado de la resta X-Y=A Luego A-Z=D, es decir que para el caso anterior 1-1=0 pero 0-1=1 y pide prestado 1y esos valores de bit se aprecia en la columna B y D.

Si estas funciones de salida se simplifican por medio de los mapas de Karnaught se obtiene que:

S=x’y’z+x’yz’+xy’z’+xyz

C=x’y+x’z+yz

Pero se puede simplificar S de la siguiente manera:

S=x’y’z+x’yz’+xy’z’+xyz= z(x’y’+xy)+z’(x’y+ xy’)

S= z(x’y’+xy) + z’( x(+)y )= z(x’y’+xy) + z’( x(+)y )

Pero por tablas de verdad sabemos que la lógica de equivalencia es: x’y’+xy, equivalencia es igual a el complemento de la excluyente or, luego:

x(+)y= (x’y’+xy)’, entonces x’y’+xy= ( x(+)y )’.

Remplazamos en la formula:

S= z( ( x(+)y )’ ) + z’( x(+)y ) si remplaza x(+)y por B la función es: s=zb’+z’b es una XOR

0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1



107


Y finalmente se deduce que S=Z (+)B= Z(+) ( X(+)Y )=X(+)Y(+)z

Observe el diagrama lógico de la función:

Los circuitos de suma y resta completos y medios son similares, la única diferencia es que en la resta se complementan las X.

4.3 Conversión de código

Algunos circuitos digitales trabajan con un código y en ocasiones se deben acoplar con otros los cuales trabajan con otros códigos, en este caso es necesario diseñar circuitos de conversión de código. La conversión permite que dos sistemas que no son compatibles lo sean por medio de la conversión. Por ejemplo en algunos circuitos se puede trabajar en formato BCD y en otro en formato binario.

Para explicar de manera más específica se puede tomar el caso del código BCD en exceso tres. Pero antes de definir las funciones debemos observar la tabla de verdad:

Entrada BCD Salida código exceso tres A B C D W X Y Z 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1



108


0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0

De la tabla de verdad se extrae cuatro variables de salida que generan 4 funciones. Las variables de salida corresponden a dato binario ingresado más 3.

Parar llenar el mapa se observa que existen 5 combinaciones que no se utilizan, parea llenar el mapa se cargan los cuadros de los minterminos faltantes con condiciones no importa X. La simplificación por medio de mapas generan las siguientes funciones:

Z=D’

Y=CD+C’D’=CD+(C+D)’

X=B’C+B’D+BC’D’=B’(C+D)+BC’D’=B’(C+D)+B(C+D)’

W=A+BC+BD=A+B(C+D)

Si observa estas funciones se manipulan algebraicamente parea utilizar compuertas comunes para uno o más salidas.

El código exceso 3 se puede implementar por medio de 4 sumadores completos en cascada y sumándole el valor fijo de 0011 en uno de los datos sumandos.

4.4 Procedimientos de análisis de un circuito.

Hasta el momento a partir de un tabla de verdad se encontraron diferentes funciones y se diseño un diagrama lógico del circuito, pero en algunas ocasiones debemos sacar la función del circuito a partir de sus diferentes salidas.

Lo primero que debemos verificar es que el circuito sea combinacional, para ello se comprueba que no exista ninguna compuerta en la cual la salida de una compuerta sea la entrada de otra y que la salida de esta segunda sea la entrada de la primera. En algunos circuitos se conoce la función y en ese caso hay que



109


verificar la tabla de verdad que se obtenga. El análisis de un circuito depende de la experiencia del diseñador en esta área.

Para obtener las funciones booleana de salida de un diagrama se procede como sigue:

1. Se etiquetan las salidas de las compuertas que se conectan las entradas de manera directa y se obtienen hasta ese punto las funciones booleanas para cada compuerta.

2. Se etiquetan las salidas de las segundas compuertas de aquellas en cuales son entradas las identificadas en el paso 1.

3. Se repiten los procedimientos del paso 2 hasta terminar con los diferentes niveles.

4. Por sustitución repetida en cada una de las funciones se obtiene las funciones de salida en términos de las variables de entrada.

Observemos este procedimiento con la siguiente representación gráfica.



110


El Circuito anterior tiene tres entradas X,Y y Z y tiene dos salidas F1 y F2. Primero debemos encontrar las funciones de las variables de entrada y tenemos:

G1=X(+)Y

G3=XY

G4=XZ

G5=YZ

Ahora aplicamos el paso dos, se consideran las salidas del paso uno para etiquetar las compuertas de las ya definidas y tenemos:

F2=G3+G4+G5

G2=G1+Z

Finalmente para aplicar el paso tres tenemos que:

F1=G2.F2’

Ahora sustituimos en la función F1 de la siguiente forma:

F1=G2.F2’= (G1+Z) . F2’=( (X(+)Y)+Z) . (G3+G4+G5)’

F1=( (X(+)Y)+Z) .( XY + XZ+YZ)’

F1=X’Y+XY’+Z. (XY)’.(XZ)’.(YZ)’

F1= (X’Y+XY’+Z).(X’+Y’)(X’+Z’)(Y’+Z’)

F1= (X’Y+XY’+Z).(X’+Y’Z’)(Y’+Z’)

F1= (X’Y+XY’+Z).(X’.Y’+X’Z’+ Y’Z’Y’+Y’Z’Z’)

F1= (X’Y+ XY’+ Z).(X’Y’+X’Z’+Y’Z’)

F1=( X’Y X’Y’ + X’Y X’Z’+ X’Y Y’Z’

+ XY’ X’Y’+ XY’ X’Z’+ XY’Y’Z’



111


+ ZX’Y’+ ZX’Z’+ ZY’Z’

F1= X’Y X’Z’+ XY’Y’Z’+ ZX’Y’

F1= X’YZ’+ XY’Z’+ ZX’Y’

F1= X’YZ’+ XY’Z’+ X’Y’Z

F1= Z’(X’Y+ XY’)+ X’Y’Z

Luego de simplificar se tiene que:

F1= Z’(X’Y+ XY’)+ X’Y’Z=Z’(X(+)Y)+X’Y’Z F2=XY + XZ+YZ

Para verificar la simplificación de la función se puede obtener la tabla de verdad de cada una de las compuertas del diagrama, para ello seguimos los siguientes pasos:

1. Se determinan el numero de variables de entrada del circuito, si existen N variables el numero de combinaciones es (2 exp. N) -1. Lista en la tabla los números binarios que se generan en la combinación.

2. Se etiquetan las compuertas seleccionadas con los símbolos arbitrarios y se agregan a la tabla de verdad.

3. Se obtienen la tabla de verdad para las salidas de las compuertas que son función solo de las variables de entrada.

4. Obtener las tablas de verdad de las compuertas cuyas entradas son las salidas de las compuertas de las identificadas en el paso anterior, Este paso se repite hasta llegar a definir todas las compuertas del circuito.

Observemos la tabla de verdad del ejercicio anterior:

ENTRADAS G1 G2 G3 G4 G5 F2 F2’ F1 X Y Z X(+)Y G1+Z X.Y X.Z Y.Z G3+G4+G5 F2’ G2.F2’ 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 1 1 1 0 0 1 1 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 1 0 1 1 1 1 1 0 0



112


Ahora verifiquemos si la simplificación en F1 es igual: Z’(X(+)Y)+X’Y’Z

ENTRADAS X Y Z Z’ X(+)Y Z’.(X(+)Y) X’ Y’ X’Y’Z Z’(X(+)Y)+X’Y’Z 0 0 0 1 0 0 1 1 0 0 0 0 1 0 0 0 1 1 1 1 0 1 0 1 1 1 1 0 0 1 0 1 1 0 1 0 1 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 0 1 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0

Las tablas de verdad permiten verificar la correcta simplificación. Si en un mapa de karnaught se cuenta con minterminos de condición no importa la función simplificada genera una tabla en la cual las combinaciones no importan generan valores que pueden ser similares a los resultados que se obtienen en las otras combinaciones.

4.5 Circuitos NAND de múltiple niveles.

La mayoría de los circuitos digitales se implementan con compuertas NAND y NOR que compuertas AND y OR, por ello se trabajo inicialmente convirtiendo las funciones de dos niveles en representaciones de las dos compuertas universales. Para esta sección del modulo se trabaja convirtiendo las funciones representadas en compuertas AND, Or y NOT en sus correspondientes equivalencias en NAD y NOR pero en estructuras superiores a dos niveles.

4.5.1 Compuertas NAND

Cualquier sistema digital se puede implementar con ella, es decir que un circuito combinacional como un circuito secuencial se puede cosntruir con compuertas NAND.

Las compuertas AND, OR y NOT se pueden implementar con compuertas NAND. La compuerta NOT se obtiene colocando una compuerta NAND de una entrada, la compuerta AND se coloca una compuerta NAND y a su salida otra NAND de una entrada y la compuerta OR se obtiene negando las entradas por medio de una NAND de un entrada y acoplándolas como entradas a una NAND. Observe los siguientes diagramas:



113


La compuerta OR es igual a : (x’.y’)’=x+y

Una vez se simplifica una función en AND, OR y NOT se toma cada una de estas y se transforma en su equivalente NAND.

4.5.2 Implementación por medio de diagrama de bloqu es

La forma de diagrama de bloques es la forma más sencilla de realizar la conversión para ello se realizan los siguientes pasos:

1. Se dibuja la función por medio de compuertas AND, OR y NOT y se tiene en cuenta las entradas normales como complementarias.

2. Se dibuja el diagrama lógico con compuertas NAND remplazando las compuertas Or, AND y NOT.

3. Se eliminan del diagrama los inversores en cascada, ya que estas no realizan función lógica. Se eliminan los inversores a entradas y si es el caso se complementan las variables de entrada.

Se aplican los anteriores procedimientos para el ejercicio de la sección anterior, sea la función:

F1=(X+Z).F2’



114


F2=XY + XZ+YZ

Desarrollamos cada uno de los pasos y lo primero es graficar la función

Una vez se grafica la función se remplaza cada compuerta OR, AND y NOT por su equivalencia, en este punto se observa que la función se hace más extensa en cuanto l usos de compuertas, sin embargo en el paso tres se deben simplificar algunas de ellas.



115


Finalmente se aplica el paso tres suprimiendo compuertas que indiquen dos inversiones en cascada para generar un diagrama en compuertas NAND de la siguiente forma:



116


El numero de compuertas NAND a implementar es similar al número de compuertas AND-OR siempre que se encuentren disponibles las entradas normales como complementarias: También se aprecia en la gráfica que si existe una compuerta AND como final de una función esta agrega una compuerta NAND adicional para negar su salida y por ello se requiere una compuerta adicional a las requeridas en el diagrama del paso 1. Otro elemento importante tras la observación nos permite concluir que si existen literales que ingresen de manera directa a una compuerta OR estas deben complementarse cuando se transforman a NAND.

El método de diagrama de bloques es dispendiosos porque requiere que se grafiquen los diferentes diagramas para cumplir con cada uno de los pasos, sin embargo con cierto grado de experiencia estos pasos ya no son necesarios sino que directamente se puede graficar el diagrama con compuertas NAND.

4.5.3 Procedimientos de análisis en un circuito NAN D

En el segmento anterior se genera un diagrama lógico a partir de la lógica AND y OR en varios niveles pero si se tiene un circuito totalmente implementado con compuertas NAND es necesario generar la lógica AND-OR ó OR -NAND en dos varios niveles. Para obtener las funciones booleana de salida de un diagrama NAND se procede como sigue:




4. Por sustitución repetida en cada una de las funciones se obtiene las funciones de salida en términos de las variables de entrada. Se deben aplicar continuamente el teorema de Morgan.

Para aplicar el siguiente ejemplo etiquetemos el circuito resultante de la sección anterior:



117


Tras la etiquetación de las diferentes compuertas aplicamos paso 2 y tenemos:

G1=(X’Z’)’ G4=(XY)’ G5=(XZ)’ G6=(Y.Z)’

En el paso 3 se generan las siguientes compuertas:

F2=(G4.G5.G6)’ G3=(F2)‘ G2=(G3.G1)’ F1=G2’

Ahora se procede a sustituir y aplicar el teorema de Morgan y tenemos:

G1=(X’Z’)’=(X’)’+(Z’)’=X+Z

G4=(XY)’=X’+Y’ G5=(XZ)’=X’+Z’ G6=(Y.Z)’=Y’+Z’

Se procede a remplazar en las funciones correspondientes:

F2=(G4.G5.G6)’ =( (X’+Y’) . (X’+Z’) . (Y’+Z’) ) ‘ = (X’+Y’)’ + (X’+Z’)’ + (Y’+Z’)’

F2=(X’)’.(Y’)’ + (X’)’.(Z’)’ + (Y’)’.(Z’)’ =XY+XZ+YZ

F2 en este punto nos indica la función original que se transformo a compuertas NAND

G3=(F2)‘= ((XY)+(XZ)+(YZ))’=(XY)’.(XZ)’.(YZ)’=(X’+Y’).(X’+Z’).(Y’+Z’)

G2=(G3.G1)’ F1=G2’=((G3.G1)’)’= G3.G1



118


Por lo anterior de una vez pasamos a sustituir en F1.

F1=G3.G1= (X’+Y’).(X’+Z’).(Y’+Z’) .(X+Z)

F1=(XY)’. (YZ)’ .(X’+Z’).(X+Z) Se aplica la distribución en los dos últimos elementos así:

F1=(XY)’. (YZ)’. (X’X+X’Z+Z’X+Z’Z)

F1=(XY)’. (YZ)’. (0+X’Z+Z’X+0)= (XY)’. (YZ)’. (X’Z+Z’X)

De la función anterior se puede continuar simplificando pero mejor se expresa la función de la siguiente manera:

F1= G3.G1= (XY+XZ+YZ )’. (X+Z)

4.5.4 Generación de la tabla de verdad de un circui to NAND

Para generar la tabla de verdad de un circuito NAND se ejecutan los siguientes pasos:




4. Se obtienen las tablas de verdad de las compuertas cuyas entradas son las salidas de las compuertas de las identificadas en el paso anterior, Este paso se repite hasta llegar a definir todas las compuertas del circuito.


ENTRADAS G1 G4 G5 G6 G2 F1 X Y Z X’ Z’ (X’Z’)’ (XY)’ (XZ)’ (YZ)’ F2 G3 (G1.G3)’ G2’ 0 0 0 1 1 0 1 1 1 0 1 1 0 0 0 1 1 0 1 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 0 1 0 1 0 1 0 0 0 1 1 1 1 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 0 1 0



119


1 1 0 0 1 1 0 1 1 1 0 1 0 1 1 1 0 0 1 0 0 0 1 0 1 0

Una vez se obtiene la tabla de verdad podemos encontrar la función simplificada en una mapa de karnaught, sin embargo solo se observan dos minterminos. Para regresar a la función anterior simplifiquemos la inicial y debemos llegar a los generados en el mapa.

F1= G3.G1= (XY+XZ+YZ )’. (X+Z)

F1=(X’+Y’).(X’+Z’).(Y’+Z’) .(X+Z)

F1=(XY)’. (YZ)’. (0+X’Z+Z’X+0)= (XY)’. (YZ)’. (X’Z+Z’X)

F1=(X’+Y’).(Y’+Z’). (X’Z+Z’X)

F1=(X’Y’+X’Z’+Y’Y’+Y’Z’). (X’Z+Z’X)

F1=(X’Y’+X’Z’+Y’+Y’Z’). (X’Z+Z’X)

En la anterior función se puede aplicar el teorema de absorción en Y’+Y’Z’=Y’, luego:

F1=(X’Y’+X’Z’+Y’). (X’Z+Z’X)

En la anterior función se puede aplicar nuevamente el teorema de absorción en Y’+X’Y’=Y’, luego:

F1=(X’Z’+Y’). (X’Z+Z’X)=X’Z’X’Z+X’Z’Z’X+Y’ X’Z+Y’ Z’X

F1= X’ Y’Z+ X Y’ Z’=m(001)+m(100)=m1+m4

Si observamos la tabla de verdad se generan los mimos minterminos, tanto la simplificación de la función original como la tabla de verdad son correctas

4.5.5 Transformación de un diagrama NAND a un diagr ama AND-OR

El proceso es inverso al que se utiliza para convertir un diagrama AND-OR, para ello se se cambian los simbolos desde un AND invertido a Or invertida en cada



120


nivel alterno de compuerta. Pero antes de ello observe los símbolos de una compuerta And inversora:

El primer nivel de cambio a un OR-invertido es el es el último nivel del diagrama NAND. Estos cambios producen pares de círculos en la misma línea, esos pares se deben eliminar. Además si en el último nivel existe una NAND que represente negación se debe eliminar para ello se remplaza por un circulo y si nuevamente existen pares de círculos en la misma línea se eliminan.

El proceso de conversión se puede trabajar con la implementación NAND que se obtuvo en la sección 4.5.2 , observe el proceso en las diferentes gráficas. La primera gráfica ilustra el diagrama en compuertas NAND:

El segundo paso es suprimir las NAND negación en los últimos niveles por círculos para la eliminación posterior al igual que el remplazo de NAND por OR invertidas, observe la gráfica:



121


Finalmente se eliminan los círculos dobles en la misma línea para llegar a la función original expresada en compuertas AND, OR y NOT

4.6 Circuitos NOR de múltiple niveles.

Ya se ha mencionado que los circuitos digitales se implementan con compuertas NAND y NOR que compuertas AND y OR, por ello se trabajo inicialmente convirtiendo las funciones de dos niveles en representaciones de las dos compuertas universales. Para esta sección del modulo se trabaja convirtiendo las funciones representadas en compuertas AND, Or y NOT en sus correspondientes equivalencias en NOR pero en estructuras superiores a dos niveles.



122


4.6.1 Compuertas NOR

Cualquier sistema digital se puede implementar con ella, es decir que un circuito combinacional al igual que un circuito secuencial se puede construir con compuertas NOR.

Las compuertas AND, OR y NOT se pueden implementar con compuertas NOR. La compuerta NOT se obtiene colocando una compuerta NOR de una entrada, la compuerta OR se coloca una compuerta NOR y a su salida otra NOR de una entrada y finalmente la compuerta AND se obtiene negando las entradas por medio de una NOR de un entrada y acoplándolas como entradas a una NOR. Observe los siguientes diagramas:

La compuerta AND es igual a : (X’+Y’)’=X.Y

4.6.2 Implementación por medio de diagrama de bloqu es

La forma de diagrama de bloques es la forma más sencilla de realizar la conversión para ello se realizan los siguientes pasos:



123


1. Se dibuja la función por medio de compuertas AND, OR y NOT y se tiene en cuenta las entradas normales como complementarias.

2. Se dibuja el diagrama lógico con compuertas NOR remplazando las compuertas Or, AND y NOT.

3. Se eliminan del diagrama los inversores en cascada, ya que estas no realizan función lógica. Se eliminan los inversores a entradas y si es el caso se complementan las variables de entrada.

Se aplican los anteriores procedimientos para el ejercicio de la sección anterior, sea la función:

F1=(X+Z).F2’ y F2=XY + XZ+YZ

Al igual que en la sección 4.5.2 desarrollamos cada uno de los pasos y lo primero es graficar la función:

Una vez se grafica la función se remplaza cada compuerta OR, AND y NOT por su equivalencia, en este punto se observa que la función se hace más extensa en cuanto l usos de compuertas, sin embargo en el paso tres se deben simplificar algunas de ellas.



124


Finalmente se aplica el paso tres suprimiendo compuertas que indiquen dos inversiones en cascada para generar un diagrama en compuertas NOR de la siguiente forma:



125


El número de compuertas NOR a implementar es similar al número de compuertas AND-OR siempre que se encuentren disponibles las entradas normales como complementarias. De la gráfica se observa que si existe una compuerta AND se niegan las entradas en la implementación NOR y si existe una compuerta OR al final de la función es necesario agregar una NOR en formato de negación. Por lo anterior se agrega una compuerta adicional al diagrama inicial AND -OR. Otro elemento importante tras la observación es que no se debe olvidar que si existen literales que ingresen de manera directa a una compuerta OR estos no se niegan.

El método de diagrama de bloques es dispendiosos tanto en la conversión NAND como NOR porque requiere que se grafiquen los diferentes diagramas para cumplir con cada uno de los pasos, sin embargo con cierto grado de experiencia estos pasos ya no son necesarios sino que directamente se puede graficar el diagrama con compuertas NOR.

4.6.3 Procedimientos de análisis en un circuito NOR

En el segmento anterior se genera un diagrama lógico a partir de la lógica AND y OR en varios niveles pero si se tiene un circuito totalmente implementado con compuertas NOR es necesario generar la lógica AND-OR en varios niveles. Para obtener las funciones booleanas de salida de un diagrama NOR se procede de manera similar que el indicado en la sección 4.5.3 así:




4. Por sustitución repetida en cada una de las funciones se obtiene las funciones de salida en términos de las variables de entrada. Se deben aplicar continuamente el teorema de Morgan.

Para aplicar el siguiente ejemplo etiquetemos el circuito resultante de la sección anterior:



126


Tras la etiquetación de las diferentes compuertas aplicamos paso 2 y tenemos:

G1=(X+Z)’ G2=(X’+Y’)’ G3=(X’+Z’)’ G4=(Y’+Z’)’

En el paso 3 se generan las siguientes compuertas:

G5=(G2+G3+G4)’ F2=G5’ F1=(F2+G1)’

Ahora se procede a sustituir y aplicar el teorema de Morgan y tenemos:

G1=X’.Z’ G2=X.Y G3=X.Z G4=Y.Z

Se procede a remplazar en las funciones correspondientes:

G5=(G2+G3+G4)’= (X.Y+ X.Z+ Y.Z)’

F2=G5’= ( (X.Y+ X.Z+ Y.Z)’ )’=XY+ X.Z+ Y.Z

F2 es la función original del diagrama antes de la conversión a NOR.

F1=(F2+G1)’=( (XY+ X.Z+ Y.Z) + (X’.Z’) )’ = ( (XY+ X.Z+ Y.Z) + (X+Z)’ )’

F1= (XY+ X.Z+ Y.Z)’ .( (X+Z)’ )’ = (XY+ X.Z+ Y.Z)’ . (X+Z)

F1 es la función original del diagrama antes de la conversión a NOR. Estas funciones finales tras la aplicación del teorema de Morgan

4.6.4 Generación de la tabla de verdad de un circui to NOR



127


Para generar la tabla de verdad de un circuito NAND se ejecutan los siguientes pasos:




4. Se obtienen las tablas de verdad de las compuertas cuyas entradas son las salidas de las compuertas de las identificadas en el paso anterior, Este paso se repite hasta llegar a definir todas las compuertas del circuito.

Los pasos anteriores son los mismos que se aplicaron en la sección 4.5.4


ENTRADAS G1 G2 G3 G4 G5 F2 G2 X Y Z X’ Y’ Z’ (X+Z)’ (X’+Y’)’ (X’+Z’)’ (Y’+Z’)’ (G2+G3+

G4)’ G5’ (G1+

F2)’ 0 0 0 1 1 1 1 0 0 0 1 0 0 0 0 1 1 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 1 1 1 0 0 0 0 0 1 0 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 1 0 1 0 1 0 0 0 1 0 0 1 0 1 1 0 0 0 1 0 1 0 0 0 1 0 1 1 1 0 0 0 0 1 1 1 0 1 0

Una vez se obtiene la tabla de verdad podemos encontrar la función simplificada en una mapa de karnaught, sin embargo solo se observan dos minterminos. Para regresar a la función anterior simplifiquemos la inicial y debemos llegar a los generados en el mapa.

4.6.5 Transformación de un diagrama NAND a un diagr ama AND-OR

El proceso es inverso al que se utiliza para convertir un diagrama AND-OR u OR-AND , para ello se cambian los símbolos desde un OR invertido a un AND invertida en cada nivel alterno de compuerta. Pero antes de ello observe los símbolos de una compuerta OR inversora:



128


El primer nivel de cambio a un OR-invertido es el es el último nivel del diagrama NOR. Estos cambios producen pares de círculos en la misma línea, esos pares se deben eliminar. Además si en el último nivel existe una NOR que represente negación se debe eliminar para ello se remplaza por un circulo y si nuevamente existen pares de círculos en la misma línea se eliminan.

El proceso de conversión se puede trabajar con la implementación NOR que se obtuvo en la sección 4.6.2 , observe el proceso en las diferentes gráficas. La primera gráfica ilustra el diagrama en compuertas NOR:

El segundo paso es suprimir las NOR negación en los últimos niveles por círculos para la eliminación posterior al igual que el remplazo de NOR por AND invertidas las entradas, observe la gráfica:



129


Finalmente se eliminan los círculos dobles en la misma línea para llegar a la función original expresada en compuertas AND, OR y NOT

Ejercicios:

1. Genere la tabla de verdad y el diagrama de un sumador completo.



130


2. Genere la tabla de verdad de un medio restador. 3. Obtenga las funciones para generar un código BCD exceso 4


En esta unidad el estudiante conoce el procedimiento de construcción de la lógica combinacional, para ello es capaz de construir sumadores, restadores, comparadores, decodificadores, verificadores de paridad, generadores de paridad, convertidores de código, entre otros.


• El estudiante construye sumadores de cuatro y ocho bits. • El estudiante construye restadores de cuatro y ocho bits. • El estudiante construye convertidores de código de 4 bits. • El estudiante construye decodificadores de BCD a display de 7 segmentos. • Desarrolla circuitos básicos que hacen uso de los circuitos observados • La evaluación es individual, por cada estudiante sin comparar con otros. • Se plantean problemas y el estudiante selecciona que compuertas lógicas




131


UNIDAD 6.

LOGICA COMBINACIONAL CON MSI Y LSI



Créditos: 1

Modalidad: Teórica

Objetivos


• Realiza montajes de sumadores con CI MSI. • Construye montajes de restadores con CI MSI. • Construye funciones de convertidores de código con CI.. • Construye módulos de conversión análogo a digital.

Tabla de saberes


74LS47

74LS85

74LS185

74LS184

74LS283

74LS157

ADC0808

En el laboratorio se muestra el funcionamiento de los circuitos integrados MSI y LSI de la lógica combinacional.

Construye sus propios circuitos digitales integrando los chips para elaborar una determinada función.



132


Existe una gran diversidad de circuitos integrados en los cuales se integran una serie de funciones lógicas en un solo chip. Esos cientos de compuertas y hasta miles se obtienen a partir de simplificación . Entre ellos tenemos:

Sumadores binarios en Circuito integrado

7480 Sumador Completo de 1 bit. 7482 Sumador Completo de 2 bits. 7483 Sumador Completo de 4 bits. 74283 igual al 7483 pero con diagrama de pines diferentes Del documento del fabricante se puede extraer la siguiente información en cuanto a su diagrama de pines:

. El montaje es sencillo debido a que al obsevar el diagrama de pines se deduce su conexionado.

En la figura de lado derecho se encuentra el simbolo lógico del circuito integrado.

De no contar con este circuito se puede montar el siguiente diagrama lógico



133


Con el circuito anterior se puede construir un generador de codigo BCD exceso 3 con el siguiente diagrama de conexiones:

Sumadores BCD

Los sumadores BCD responden a una tabla de verdad que se ilustra en la siguiente tabla:



134


De la tabla anterior se analiza y se observa que:

• Para números menores e iguales 1001 no se requiere ninguna conversión. • Para los números mayores a 1001 se obtiene la representación correcta

BCD adicionando 0110. • El circuito lógico que detecta la corrección necesaria se obtiene de la

siguiente manera: Se requiere una conexión para los K=1 Las otras 6 combinaciones que requieren corrección tienen Z8=1. Para distinguirlas de los binarios 1000 y 1001 que también tienen un 1 en la posición Z8=1, se especifica además que Z4 o Z2 deben tener un 1.

Tras el analizar esta información se llega a la siguiente expresión para C: C = K + Z8 Z4 + Z8 Z2

• Cuando C=1 es necesario agregar 0110 a la suma binaria



135


Un sumador BCD se puede generar con dios sumadores binarios de 4 bits y con el siguiente conexionado:

Existe en el comercio un circuito integrado que realiza estas operaciones, se encuentra con la referencia TTl 82S83, este circuito reduce el uso de dos circuitos integrados y las compuertas and y or.

74LS283



136


El integrado 74ls283 es un circuito sumador de 4 bits, se lo puede utilizar en cascada para generar sumadores 8 o más bits.

Circuitos de Comparación Binaria

Un comparador de magnitud es un circuito lógico, por lo general combinacional, que compara dos palabras binarias e informa, en líneas de salida independientes, cuándo la una es mayor, menor o igual que la otra. Un ejemplo clásico de este tipo de circuitos es el 74LS85.

Este dispositivo compara dos códigos binarios de 4 bits A y B aplicados en paralelo a las entradas A3A2A1A0 y B3B2B1B0 respectivamente, e indica en tres líneas de salida activas en alto sus magnitudes relativas. Es decir, cuándo A es mayor, menor o igual a B. En la figura Nº 8 se muestra su configuración de pines, su diagrama funcional y su tabla de verdad. Específicamente, la salida A>B, pin 5, se activa cuando A es mayor que B, la salida A=B cuando A es igual a B y la salida A<B cuando A es menor que B. Las salidas no activas permanecen en bajo. Por ejemplo, si A= 11012 (1310) y B = 01012 (510), se activa la Salida A>B, indicando que 1310 (A16) es mayor que 5 (B16).

El 74LS85 también cuenta con tres líneas de entrada adicionales que le permiten conectarse en cascada a unidades similares para comparar números de mayor longitud. Las entradas son A<B, pin 2, A=B, pin 3, y A>B, pin 4. En la figura Nº 9 se muestra la manera como se conectarían dos de estos.

74LS85

Título: Comparador de magnitud de 4 Bits

Descripción: Entradas: A, B Salidas: A>B, A<B, A=B Circuito comparador de magnitud de 2 números de 4 bits: permite comparar 2 números A y B de 4 bits cada uno y tiene 3 salidas: A>B ( si el número A es mayor que el número B), A=B (si son iguales) y A<B (si A es menor que B). Permite ingresar números en sistema hexadecimal (0 a F) y el resultado es mostrado en las salidas de un bit A>B, A=B y A<B.

Este circuito integrado cuenta con 16 pines y en la figura siguiente encuentra el diagrama de conexiones:



137


Su funcionamiento responde a la siguiente tabla:

Al desarroillar todos los procedimientos de simplificación del circuito se llega a un diagrama lógico con la siguiente estructura:



138




139


Un montaje para evaluar dos bits se representa en la siguiente figura:

74LS47

Es un decodificador de BCD a 7 segmentos, es TTL se alimenta con una alimentación de 5 voltios.

Este integrado cuenta con 16 pines, 4 de ellos se encuentran dedicados a leer el valor BCD a decodificar y 7 de ellos se aoplan a los diaplay. Trae otras lineas adicionales de funcionamiento del integrado.



140


Convertidor Binario A BCD - 74ls185

En algunas ocasiones es necesario utilizar convertidores binarios a BCD, por ejemplo al acoplar un circuito convertidor ADC0808 para lo cual se requiere mostrar la información en 3 display, en ese caso es necesario emplear un convertidor a BCD y en el mercado existe el integrado 74LS185.

Observe el siguiente diagrama de pines:

Cuando se requieren desarrollar conversiones a 8 bits el fabricante recomienda la siguiente estructura de conexionado:



141


Convertidor BCD a Binario 74ls184

En otras aplicaciones se requiere un convertidor de BCD a binario para ello se debe utilizar el integrado 74LS184, observe el siguiente diagrama de conexiones:

Observe el siguiente diagrama de pines:

Cuando se requieren desarrollar conversiones de diferentes formatos en BCD el fabricante recomienda la siguiente estructura de conexionado:



142


Si no se encuentra el circuito integrado en el comercio Usted lo puede construir para ello debe realizar los procesos de simplificación del funciones y posteriormente construirlo como minterminos. En avances posteriores Usted se puede dar cuenta que todos estos circuitos se simplifican con el uso de circuitos integrados como los microcontroladores los cuales son capaces de remplazar esta cantidad de dispositivos.

El voltaje de alimentación en los integrados 74LS184 y 74LS185 es de 5 voltios. En cuanto a la línea de habilitación G enabled al observar la tabla de verdad del fabricante se encuentra que si esta se encuentra en bajo funciona el dispositivo

en caso contrario si esta se encuentra en alto las salidas se colocan en alto.

Multiplexores

La multiplexación significa que para transmitir un gran numero de unidades de información sobre un número más pequeño de canales o líneas. El multiplexor digital es un circuito combinacional que selecciona información binaria de muchas líneas de entrada y las dirige a una sola línea de salida. La selección del canal de entrada se controla por unas líneas selectoras de canal tal como se observa en el siguiente gráfica:



143


Pero también un proyecto se puede legar a complicar para ello se pueden requerir una estructura de multiplexación de 4 nibles a 1 a un nible con un selector, observe la siguiente gráfica:

La estructura anterior se puede simplificar en un diagrama de la siguiente forma:

Para construir circuitos de este tipo se puede utilizar uno de los circuitos más utilizados es el 74LS157. Observe el siguiente diagrama de pines:



144


OTROS DISPOSITIVOS

Convertidor análogo a digital ADC0808

En el mundo real las señales analógicas varían constantemente, pueden variar lentamente como la temperatura o muy rápidamente como una señal de audio.

Lo que sucede con las señales analógicas es que son muy difíciles de manipular, guardar y después recuperar con exactitud .Si esta información analógica se convierte a información digital , se podría manipular sin problema.

La información manipulada puede volver a tomar su valor analógico si se desea con un DAC

La resolución se entiende como el voltaje necesario (señal analógica ) para lograr que en la salida (señal digital ) haya un cambio del bit menos significativo.(LSB)

Para hallar la resolución se utiliza la fórmula:

Resolución = ViFS/[(2 exp n) - 1]

Donde: - n = número de bits del ADC

CORPORACION UNIVERSITARIA AUTONOMA DE NARIÑO

- ViFS = es el voltaje que hay que poner a la entrada del convertidor para obtener una conversión máxima (todas las salidas son "1")

Un convertidor como el ADC0808 tiene el siguiente diagrama de bloques:

El diagrama típico de conexión es el siguiente:


CIRCUITOS DIGITALES I

CORPORACION UNIVERSITARIA AUTONOMA DE NARIÑO – FACULTAD DE INGENI

ViFS = es el voltaje que hay que poner a la entrada del convertidor para obtener una conversión máxima (todas las salidas son "1")


El diagrama típico de conexión es el siguiente:

RIA ELECTRONICA


145

FACULTAD DE INGENIERIA

ViFS = es el voltaje que hay que poner a la entrada del convertidor para obtener




146


Pero también existen multiplexores de un solo canal como el ADC0804, observe el siguiente diagrama de conexiones:

El diagrama de pines es el siguiente:



147


El circuito digital 74LS192 contador decimal.

Atendiendo a que la velocidad es muy importante y en cualquier momento se puede requerir esta capacidad, nos centraremos en la opción de la serie 74HCTLS192 o en su defecto por la 74LS192 ya que se trata del mismo dispositivo, lo único que cambia es el consumo, la tensión de trabajo y poco más.

El dispositivo 'LS192, constituye un contador asíncrono reversible con entrada paralela, preparado para efectuar el conteo decimal en código binario BCD, que además dispone de preselección de carga.

Para cargar las salidas a un determinado estado, se aplican los datos a las entradas DA, DB, DC y DD y se aplica el nivel bajo L a la patilla 11 'load', esta operación de carga es independiente del reloj y del estado del contador. Por ejemplo: cargar el preselector a 9, esto quiere decir que en las líneas de datos pondremos los siguientes niveles: 1001, donde DA1, DB0, DC0 y DD1, es decir DA-DD al positivo y DB-DC al negativo.

En la figura 07, se muestra la disposición de las patillas de este circuito integrado. Para más información, a cerca del funcionamiento de este dispositivo, 74HCT192 puedes pulsar sobre este enlace , donde se presenta una aplicación y la configuración de las señales de entrada y salida E/S en modo serie o cascada.

Fig. 07

El circuito de la figura 08, es una aplicación práctica que, se complementará añadiendo 3 puertas NAND correspondientes a un 74LS00, una de ellas conectada a su vez como inversor, o sea, sus dos entradas unidas además de unos pocos elementos, como 1 pulsador de puesta a cero PAC, 4 preselectores, 1 conmutador arriba-abajo 'Up-Down' y unas resistencias de 1k5 de 1/4 W. También se puede hacer que el contador se ponga a una determinada cuenta de forma automática, esto lo dejo para que se investigue por quien este interesado.

Obsérvese que, las entradas ABCD , están forzadas a positivo (permanentemente conectadas a +Vcc mediante sendas resistencias [1k W]), esto es necesario, si



148


queremos que no haya saltos en la cuenta, debidos a diversas señales e interferencias espúreas que, suelen afectar bastante a los circuitos integrados cuando no se utiliza este método, además recomiendo, aunque no se muestra en el circuito, aplicar un condensador cerámico tipo lenteja de 100nf/100V (marcados como 104), a los pines de alimentación de cada circuito integrado del montaje.

Evaluación

La evaluación de esta unidad se realiza por medio de la presentación de un proyecto en el cual integra todos los elementos vistos en el presente módulo. Para ello en algunos casos requiere simplificar funciones al igual que investigar en la gran variedad de circuitos integrados que se ofrecen en el mercado.



149


UNIDAD 6.

LOGICA SECUENCIAL


La duración de unidad: Seis horas

Créditos: 0.5

Modalidad: Teórica - Práctica

Objetivos


• Realiza montajes que emplee flip-flops en sus diferentes tipos. • Construye circuitos que requieran de contadores.

Tabla de saberes


En el laboratorio se muestra el funcionamiento de los Flip-flop en sus diferentes tipos al igual que circuitos que utilizan contadores.

Construye sus propios circuitos digitales integrando los chips para elaborar una determinada función, las cuales requieren guardar en memoria 1 bit.



150


Los circuitos secuenciales son capaces de almacenar en su interior información binaria. Para lograrlos se utilizan circuitos combinacionales al que se conectan elementos de memoria para formar trayectoria de retroalimentación.

Uno de estos componentes se denominan lflip-flop.

FLIP-FLOP

Um flip –flop puede mantener un dato de forma indefinida , siempre y cuando se mantenga alimentado El dispositivo solo cambia su información si recibe esta solicitud desde sus entradas. Existen diferentes tipos de flip-flop, estos se caracterizan por lãs entradas y por La forma em que estas afectan su funcionamiento.

Circuito básico FLIP-FLOP

Los flip-flop se pueden fabricar por medio de compuertas, algunos de ellos por medio de compuertas NAND y otros por medio de compuertas NOR. Sobre estos circuitos básicos se pueden construir otros mas complejos.

La conexión cruzada entre la salida de un compuerta y la entrada de otra constituye la retroalimentación, a esto se le denomina asíncrono,. Un flip –flop básico cuenta con dos estradas: ajustar(set) y restaurar(reset), al igual que dos salidas: Q y Q’. A este tipo de flip-flop se denominan flip-flop RS directamente acoplado o con seguro (latch) SR.

Analicemos la siguiente gráfica en la cual se construye un flip-flop por medio de compuertas nor:

Diagrama Lógico

S R Q Q’ 1 0 1 0 0 0 1 0 Después que S=1 y

R=0 0 1 0 1 0 0 0 1 Después que S=0 y

R=1 1 1 0 0

Tabla de verdad



151


Para entender el estado es necesario verificar el funcionamiento de La tabla de verdad para las compuertas NOR, en esta la salida es 0 si cualquier entrada es 1. En el primer caso observe si se asigna S=1 y R=0, observe la grafica:

Si a compuerta 2 le ingresa un 1, conociendo la tabla de verdad se determina que la salida se hace cero. En la compuerta 1, la línea R=0, con la entrada proveniente de la salida de C2, se presenta la combinación 0 nor 0, el resultado es 0. La grafica anterior ilustra la primera combinación de la tabla de verdad.

Si S=0 y R=0 conserva el estado generado por la combinatoria anterior, ya que La salida Q se mantiene en uno.

Si a compuerta 1 le ingresa un 1, conociendo la tabla de verdad se determina que la salida se hace cero. En la compuerta 2, la línea S=0, con la entrada proveniente de la salida de C1, se presenta la combinación 1 nor 0, el resultado es 1. La grafica anterior ilustra la tercera combinación de la tabla de verdad.



152


Si S=0 y R=0 conserva el estado generado por la combinatoria anterior, ya que La salida Q’ se mantiene en uno.

Si se establece La combinación en 1 y 1 la salida en los dos casos es cero, pero esta combinación no debe presentarse. La anterior combinación viola el hecho de Q y Q’, ya que esta ultima debe ser El complemento. Este funcionamiento se denomina indeterminado. Esta condición se presenta cuando existe cambios en las dos entradas, en un determinado momento si se establece esta combinación.

Cuando Q=1 y Q’=0 se denomina estado de ajuste y cuando Q=0 y Q’=1 se denomina estado despejado. Si se aplica un uno a la entrada de ajuste, es decir a S, este pulso es momentáneo y pasa a estado de ajuste.

El funcionamiento cambia si se utiliza para la construcción del flip-flop compuertas NAND, recuerde que una compuerta NAND es 1 si existe por lo menos un cero en las entradas, observe los siguientes diagramas:

S R Q Q’ 1 0 0 1 1 1 0 1 Después que S=1 y

R=0 0 1 1 0 1 1 1 0 Después que S=0 y

R=1 0 0 1 1

Tabla de verdad

Observe el comportamiento de este tipo de flip-flop:

La combinación S=0 y R=0 es indefinida, la salida en Q y Q’ son iguales a 1 y no se cumple con la condición de la salida complemento . Finalmente observe la combinación S=1 y R=0:



153


La combinación S=1 y R=1 no modifica la salidas en Q y Q’, los valores dependen de la combinación anterior si S=0 y R=1 o viceversa.

Flip-Flop RS con reloj

Se puede agregar a los Flip-Flop compuertas a sus entradas para que funcione durante la ocurrencia de pulsos de reloj. Para ello se puede agregar a un flip-flop dos compuertas AND en sus entradas tal como aparece en la figura siguiente:

Diagrama Lógico



154


Símbolo gráfico

Q S R Q(T+1) Q’ 0 0 0 0 0 0 1 0

0 1 0 1 0 1 1 X Indeterminado 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 X indeterminado

Tabla de Verdad

En el mercado encontramos una gran cantidad de flip-flop RS, entre ellos contamos con las referencia 4044, el cual funciona si se habilita la línea E en 1

Flip-Flop tipo



155


GLOSARIO

ACTUADORES: son dispositivos capaces de generar una fuerza a partir de líquidos, de energía eléctrica y gaseosa. El actuador recibe la orden de un regulador o controlador y da una salida necesaria para activar a un elemento final de control como lo son las válvulas.

CIRCUITO INTEGRADO: En su interior contiene una gran cantidad de dispositivos discretos como resistencias, condensadores, transistores. Este circuito integrado tiene una función especifica.

DISPOSITIVO: mecanismo dispuesto para obtener un resultado.

ELECTROMECÁNICO: se aplica a los dispositivos o aparatos mecánicos accionados o controlados mediante corrientes eléctricas.

SEMIAUTOMÁTICO: instrumentos o dispositivos que funcionan de forma mecánica pero necesitan el accionamiento del agente.

SEÑAL ANALÓGICA: Una señal analógica es un tipo de señal generada por algún tipo de fenómeno electromagnético y que es representable por una función matemática continúa en la que es variable su amplitud y periodo (representando un dato de información) en función del tiempo.

SEÑAL DIGITAL: La señal digital es un tipo de señal generada por algún tipo de fenómeno electromagnético en que cada signo que codifica el contenido de la misma puede ser analizado en término de algunas magnitudes que representan valores discretos, en lugar de valores dentro de un cierto rango.

SENSOR: dispositivo formado por células sensibles que detecta variaciones en una magnitud física y las convierte en señales útiles para un sistema de medida o control.

SISTEMA: conjunto de elementos que, ordenadamente relacionadas entre sí, contribuyen a determinado objeto.



156


BIBLIOGRAFIA

Sistemas Digitales, Principios y Aplicaciones 10 edición. TOCCI, R. J. - WIDMER, N. S. EDITORIAL PEARSON

Diseño Digital. Principios Y Practicas. 3 edición.

John F. Wakerly (Pearson Educación) . EDITORIAL PEARSON

Diseño Digital. 1 edición.

M. Morris Mano EDITORIAL PRENTICE HALL

CIBERGRAFIA

www.dalsemi.com

www.semiconductors.philips.com

www.national.com

es.wikipedia.org



157


PERFIL DOCENTE

Olger F. Erazo De La Cruz, es Ingeniero de Sistemas, egresado de la Universidad Mariana, Especialista en Redes y servicios telemáticos, Universidad del Cauca. Tiene la siguiente experiencia laboral:

Docente Actualización, Mantenimiento y Reparación de Computadores, realizado en pasto del 10 de abril a 14 de junio de 2000, con una intensidad de 80 horas. Universidad Mariana - Facultad de Ingeniería.

Asesor y Jurado en Trabajos de Grado, Universidad Mariana, Facultad de Ingeniería de Sistemas, Pasto (Nar), entre agosto de 2001 a mayo de 2002.

Docente área de Tecnología e Informática, Colegio Comfamiliar de Nariño Siglo XXI, Pasto –Nariño, en el año lectivo 2000 –2001 y 2001 – 2002, en este último periodo ocupo el Cargo de Coordinador de Área.

Ing. Jefe de Red, servicios de comunicaciones por satélite de Orbita Baja y GSM, Empresa ASEGURAR LTDA, ubicada en Pasto - Colombia. Desde el 01 de agosto de 2002 hasta el 17 de diciembre de 2005. Desarrollador Aplicaciones en servicios de Telemetría GSM y sistemas de monitoreo y control electrónico, Empresa personal SEYCOMP, ubicada en Pasto – Colombia. Desde el 02 de enero de 2006 hasta la fecha. Asesor externo de diferentes proyectos de grado en Ingeniería de Sistemas e Ingeniería Electrónica.

Docente facultad de Electrónica, Corporación Universitaria Autónoma de Nariño, desde febrero de 2009 hasta la fecha.

ALGUNOS PROYECTOS DESARROLLADOS

Sistema de control de Parámetros físicos –químicos en el Cultivo del Camarón, para IDELPACIFICO, Tumaco Nariño. Proyecto de grado, evaluación 5.0, trabajo publicado en la Revista de la Universidad Mariana, 1999.



158


Análisis, diseño e implementación del software SIUS 1.2, aplicación para el rastreo y ubicación de vehículos por la red satélites de orbita baja ORBCOMM y GSM de Comcel, software para ubicar móviles en Colombia, Venezuela y Ecuador. Acceso a datos generados por el sistema desde Internet. Software para equipos comunicadores de datos Orbcomm Panasonic(Japon) KX-G7101, Orbcomm Stellar(Israel) ST-2500 y Enfora(Estados Unidos) GSM2208 . Desarrollado para la empresa ASEGURAR LTDA. Análisis, diseño e implementación software de mensajería por satélites de Orbita Baja Orbcomm, Desarrollado para la empresa ASEGURAR LTDA.. Diseñador Sistema de monitoreo y telemetría para vehículos transportadores de combustible. Implementación efectuada en 40 automotores transportadores de gasolina y acpm afiliados a Fendipétroleos - Nariño y 55 automotores transportadores de crudo de Transmeta EMA S.A. – Bogota. Desarrollado para la empresa ASEGURAR LTDA.. Desarrollador de Dispositivos Digitales para el control de Velocidad, Resolución 1122 de 2005 – Ministerio de Transportes de Colombia, empleando en su fabricación componentes electrónicos. Instalados en diferentes empresas de transporte intermunicipal de la región Hasta le fecha se cuenta con 300 clientes.

Participe en el equipo de Diseño y programación de la página web WWW.ASAMBLEANARINO.GOV.CO y acceso a video de las sesiones en tiempo real por medio la configuración de cámaras IP. Información adicional visitando la pagina web del autor WWW.SEYCOMP.COM.CO

CIRCUITOSDIGITALES1 (1)

Documents

Transcript of CIRCUITOSDIGITALES1 (1)