7 6 synchronous(parallel) counters
-
Upload
naufal-qodari -
Category
Documents
-
view
36 -
download
10
Transcript of 7 6 synchronous(parallel) counters
![Page 1: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/1.jpg)
TUGAS TEKDIGDesember 2014
![Page 2: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/2.jpg)
Fikri Salahudin 21060113120092 C C C C C C C C C C C C
Anggota Kelompok
![Page 3: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/3.jpg)
Pendahuluan
Rangkaian Counter
Asyncroun counter
7-6 Synchronous(Parallel) counterspengertian
synchroun counter
Propagation delay
Kelebihan syncron counter
7-7 Synchronous Down and UP/Down counters
Pengertian
Sistem Kerja
Daftar isi
![Page 4: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/4.jpg)
PENDAHULUAN
![Page 5: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/5.jpg)
Rangkaian Counter
RANGKAIAN COUNTER
![Page 6: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/6.jpg)
Rangkaian Asyncrhon
Asynchronous counter (ripple counter) merupakan counter yang
masukan clock pemicunya tidak terhubung ke setiapflip-flop secara langsung. Clock pemicunya harus
merambat melalui setiap flip-flop untuk mencapaimasukan flip-flop yang berikutnya.
![Page 7: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/7.jpg)
Dikarenakan Asynchron mengharuskan untuk merambat satu persatu setiap ff nya, hal ini menyebabkan Propagation Delay ( waktu yang diperlukan untuk merambatkan pulsa ) menjadi lebih lama
![Page 8: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/8.jpg)
7-6 Synchronous(Parallel) counters
![Page 9: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/9.jpg)
PengertianUntuk menghindari propagation delay dari asynchron adalah dengan menggunakan synchronous counter
Synchronous counter merupakan counter yang masukan clockpemicunya dihubungkan ke setiap flip-flop, sehingga setiap flip-flop akan beroperasi denganmasukan transisi clock yang sama. Pada synchronous counter harus dipastikan bahwa setiap flip-flop menahan transisi luarannya sampai tiba gilirannya.
Dengan kata lain setiap flip flop secara bersamaan akan mendapatkan pulsa yang sama
![Page 10: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/10.jpg)
Sistem kerja
![Page 11: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/11.jpg)
A > J & K nya FF A dibuat HIGH secara permanen sehingga akan toggle stiap NTG nya
B > A=1 > Output A dimasukkan ke J & K nya FF B
![Page 12: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/12.jpg)
C > A=B=1 > Menghubungkan logic sinyal AB ke input J & K nya FF C
D > A=B=C=1 > Menghubungkan logic sinyal ABC ke input J&K nya FF C
![Page 13: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/13.jpg)
Secara garis besar , FF akan high apabila FF sebelumnya high
![Page 14: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/14.jpg)
Propagation Delay
Propagation delay = lamanya waktu yang diperlukan untuk merambatkan pulsa
Propagation delay pada syncronous counter lebih kecil daripada asyncron
Total Delay = FF 𝑡𝑝𝑑+ AND gate 𝑡𝑝𝑑
Total delay didapat dari delay di FF dan di AND gate
![Page 15: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/15.jpg)
Kelebihan Syncron Counter
Bisa mengoperasikan frekuensi input yang lebih besar
Mudah didesain untuk keperluan aplikasi yang lebih kompleks
Memiliki kecepatan yang lebih baik dalam aplikasi counter atau rangkaian yang lebih besar
![Page 16: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/16.jpg)
7-7 SynchronousDown and UP/Down
counters
![Page 17: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/17.jpg)
Pengertian
Up/Down Counter adalah pengembangan dari synchronous counter yang menggabungkan fungsi up counter dan down counter dalam satu rangkaian dengan suatu kontrol untuk menentukan proses counting yang dilakukan. Dengan rangkaian up/down conter ini proses counting dalam suatu perjalanan counting dapat diubah secara langsung dari posisi data output terakhi akan dilakukan proses count up atau count down.
Untuk membangun suatu Up/Down Counter diperlukan synchronous counter dan ditambah rangkaian kontrol Up atau Down proses yang akan dilakukan.
![Page 18: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/18.jpg)
Sistem Kerja
![Page 19: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/19.jpg)
Diasumsikan posisi high = count up dan low = count down
Saat Up/down diapasang high
AND gates 1 & 2 hidup
AND gates 3 & 4 mati
Hal ini menyebabkan output A dan B melewati gates AND 1 & 2 menuju ke J & K nya FF b dan FF C
![Page 20: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/20.jpg)
Saat Up/down diapasang high
AND gates 3 & 4 hidup
AND gates 1 & 2 mati
Hal ini menyebabkan output A dan B melewati gates AND 3 & 4 menuju ke J & K nya FF b dan FF C
![Page 21: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/21.jpg)
Pada 5 pulsa awal counter dipasang HIGH, sehingga perhitungan counter bergerak maju, tetapi pada 5 pulsa terakhir counter di pasang LOW, sehingga perhitungan counter bergerak mundur.
![Page 22: 7 6 synchronous(parallel) counters](https://reader034.fdocuments.us/reader034/viewer/2022042602/55adf0271a28ab9c2c8b480f/html5/thumbnails/22.jpg)