1 ca-cpu structure (wichet p.'s conflicted copy 2012-12-17)

โครงสร�างหน่วยประมวลผลกลางCentral Processing Unit Structure

สถาป�ตยกรรมคอมพิ�วเตอร�Computer Architecture

ว�เชษฐ์� พิลายมาศ[email protected]: Wichet.RMUTT

AGENDA

MicrochipCPUMemory UnitMachine CycleProcessing SpeedData RepresentationBites, Bytes, and WordBinary Coding SchemeSystem Unit

ว�เชษฐ์� พิลายมาศ | สถาปั�ตยกรรมคอมพิ�วเตอร� | CPU | 2

ไมโครช�พิ (Microchip)

• Transistor– ทราน่ซิ�สเตอร�ค#อสวน่ประกอบส%าค&ญของสว�ทซิ�เล)กๆ ท+,

ถ-กปฏิ�บ&ต�การด้�วยส&ญญาณไฟฟ2าท+,สามารถเล#อกระหวางส&ญญาณเป3ด้และป3ด้ได้�หลายล�าน่คร&5งใน่หน่7,งว�น่าท+

– เป8น่สวน่ส%าค&ญของวงจรรวม (Integrated Circuit: IC) ซิ7,งเป8น่วงจรอ�เล)กทรอน่�กส�ท&5งหมด้ ประกอบด้�วยสายโลหะข75น่ร-ปเข�าด้�วยก&น่บน่ช�พิเด้+,ยวๆ ของว&สด้:พิ�เศษท+,เร+ยกวา ซิ�ล�กอน่

– เทคน่�คการข75น่ร-ปวงจรรวมเร+ยกวา เทคโน่โลย+ solid-state ซิ7,งหมายความวา อ�เล)กตรอน่จะว�,งไปมาบน่ว&สด้:ของแข)งไมใชเคล#,อน่ท+,ใน่ส:ญญากาศอยางเชน่หลอด้ส:ญญากาศใน่ว�ทย:สม&ยกอน่



• Solid-State– อ�เล)กตรอน่ท+,ว�,งไปมาบน่ว&ตถ:ท+,ม+ความหน่าแน่น่

• Silicon– ซิ�ล�กอน่ เป8น่ว&ตถ:ธรรมชาต�ท+,พิบได้�ท&,วไปใน่ด้�น่และทราย

• Semiconductor– ต&วน่%าก7,งย�,งยวด้ ค#อ ว&ตถ:ท+,ม+ค:ณสมบ&ต�ทางไฟฟ2าอย-

ระหวางส#,อน่%าไฟฟ2าท+,ด้+ก&บฉน่วน่ไฟฟ2า


Transistor vs. Vacuum tubeการยอสวน่ประกอบ จากหลอด้ส:ญญากาศขน่าด้เทาก&บหลอด้ไฟใน่ป= 1940 ถ-กแทน่ท+,ด้�วยทราน่ซิ�สเตอร�ขน่าด้ท+,เล)กลงประมาณหน่7,งพิ&น่เทาใน่ป= 1950

ป�จจ:บ&น่ ขน่าด้ของทราน่ซิ�สเตอร�ย�,งเล)กลงๆ กวาเด้�มหลายล�าน่เทา



• ไมโครช�พิ (microchip or chip) หร#อช�พิ– ม+หลายประเภท เชน่ ไมโครโปรเซิสเซิอร� , ช�พิหน่วย

ตรรกะ , ช�พิการส#,อสาร , ช�พิกราฟ3ก , ช�พิต&วประมวลผลรวมคณ�ตศาสตร� เป8น่ต�น่ ช�พิเหลาน่+5ม+หน่�าท+,แตกตางก&น่ แตช�พิท+,ม+สวน่ส%าค&ญตอการปฏิ�ว&ต�ด้�าน่คอมพิ�วเตอร�ค#อ ไมโครโปรเซิสเซิอร�ช�พิ

• ไมโครโปรเซิสเซิอร� (microprocessor) – มาจากค%าวา microscopic processor หมายถ7ง ต&ว

ประมวลผลขน่าด้เล)กมาก หร#อบางท+เร+ยกวา ต&วประมวลผลบน่ช�พิ (processor on a chip)

– ค#อวงจรท+,ถ-กยอสวน่ให�ม+ขน่าด้เล)กมากของต&วประมวลผลคอมพิ�วเตอร� เป8น่สวน่ท+,ท%าหน่�าท+,ประมวลผลหร#อจ&ด้การเปล+,ยน่ข�อม-ลไปเป8น่สารสน่เทศ



– กระบวน่การยอสวน่ท+,ม+อย-ใน่ไมโครแมช�น่ (micromachine) ซิ7,งเป8น่อ:ปกรณ�ขน่าด้เล)กมากม+ขน่าด้น่�อยกวาม�ลล�เมตร ท+,ผน่วกท&5งสวน่ประกอบเช�งกลไกและอ�เล)กทรอน่�กส�เข�าด้�วยก&น่

– เชน่ อ:ปกรณ�ท+,ใช�ใน่เคร#,องม#อแพิทย�หลายชน่�ด้ หร#อต&วตรวจจ&บ (sensor) ใน่ช�พิท+,ใช�ใน่ถ:งลมน่�รภ&ยของรถยน่ต�


การผลิ�ตชิ�พิ (บน่ซิ�าย ) แผน่เวเฟอร�ท+,ถ-กพิ�มพิ�ไว�ด้�วยไมโครโปรเซิสเซิอร�หลายช�5น่ (บน่ขวา ) ช�พิไมโครโปรเซิสเซิอร�ท+,ถ-กข75น่ร-ปภายใน่เฟรมป2องก&น่ด้�วยขาท+,เส+ยบไว�สามารถเช#,อมตอเข�าก&บอ:ปกรณ�อ�เล)กทรอน่�กส�อยางเชน่ไมโครคอมพิ�วเตอร� (ลางส:ด้ ) การเพิ�,มขน่าด้ของแผน่เวเฟอร� ซิ7,งเป8น่ว�ธ+ท+,จะชวยลด้ต�น่ท:น่ (ช�พิแตละช�5น่จะม+ขน่าด้ 20x20 มม.)


หน่วยประมวลผลกลาง

• CPU (Central Processing Unit)• เป8น่กล:มของวงจรอ�เล)กทรอน่�กส�ท+,ซิ&บซิ�อน่ ซิ7,ง

กระท%าการช:ด้โปรแกรมค%าส&,ง • คอมพิ�วเตอร�ท:กขน่าด้ท&5งใหญและเล)กจะต�องม+

ซิ+พิ+ย-อยางน่�อยหน่7,งซิ+พิ+ย- • ประกอบด้�วยสวน่ส%าค&ญ 2 สวน่ ได้�แก หน่วย

ควบค:ม (control unit-CU) และหน่วยค%าน่วณ/ตรรกะ (arithmetic/logic unit-ALU)



• CPU (Central Processing Unit)– เป8น่กล:มของวงจรอ�เล)กทรอน่�กส�ท+,ซิ&บซิ�อน่ ซิ7,งกระท%า

การช:ด้โปรแกรมค%าส&,ง – ประกอบด้�วยสวน่ส%าค&ญ 2 สวน่ ได้�แก หน่วยควบค:ม

(control unit-CU) และหน่วยค%าน่วณ/ตรรกะ (arithmetic/logic unit-ALU)

• คอมพิ�วเตอร�ใช�หน่วยเก)บ 2 ชน่�ด้ ได้�แก หน่วยเก)บหล&กและรอง (primary storage and secondary storage)– ซิ+พิ+ย-จะปฏิ�ส&มพิ&น่ธ�อยางใกล�ช�ด้ก&บหน่วยเก)บหล&กหร#อ

หน่วยความจ%า (memory) ซิ7,งม+การอ�างอ�งท&5งใน่สวน่ของค%าส&,งและข�อม-ล


ซี�พิ�ย�แลิะหน่�วยความจำ�าหลิ ก หน่วยควบค:มและ ALU , เรจ�สเตอร� และหน่วยความจ%าหล&ก เช#,อมตอก&น่โด้ยอาศ&ยเส�น่ทางอ�เล)กทรอน่�กส�ท+,เร+ยกวาบ&ส (เรจ�สเตอร�เป8น่พิ#5น่ท+,ใช�เก)บข�อม-ลช&,วคราว)


หน่วยประมวลผลกลาง• Control Unit หน่วยควบค:ม

– บรรจ:ด้�วยวงจรอ�เล)กทรอน่�กส�ท+,ใช�ส&ญญาณอ�เล)กทรอน่�กส� ท%าหน่�าท+,คอยประสาน่งาน่สวน่ตางของระบบคอมพิ�วเตอร�ใน่การกระท%าการก&บช:ด้โปรแกรมค%าส&,ง

• ALU: Arithmetic/Logic Unit หน่วยค%าน่วณ/ตรรกะ – ท%าหน่�าท+,ปฏิ�บ&ต�การด้�าน่ค%าน่วณและตรรกะ และคอยควบค:ม

ความเร)วของปฏิ�บ&ต�การเหลาน่&5น่– ปฏิ�บ&ต�การด้�าน่ค%าน่วณ (arithmetic operations)

เป8น่การท%างาน่ด้�าน่ค%าน่วณพิ#5น่ฐ์าน่ ประกอบด้�วย การบวก ,ลบ , ค-ณ และหาร

– ปฏิ�บ&ต�การด้�าน่ตรรกะ (logical operations) เป8น่การท%างาน่ด้�าน่การเปร+ยบเท+ยบ



• Register เรจ�สเตอร� – เป8น่ท+,พิ&กพิ�เศษความเร)วส-งท+,ใช�เก)บข�อม-ลและค%าส&,งไว�

ช& ,วคราวใน่ระหวางการประมวลผล


หน่วยความจ%า (Memory unit)

• ม&กใช�ค%าวาหน่วยความจ%าหล&ก (main memory) หร#อแรม (RAM)

• ค#อหน่วยเก)บ ท+,ปฏิ�บ&ต�ภารก�จหล&ก 3 ประการ – เก)บข�อม-ลท+,ใช�ส%าหร&บการประมวลผล– เก)บช:ด้ค%าส&,งหร#อโปรแกรมส%าหร&บประมวลผลข�อม-ลน่&5น่

และ – เก)บข�อม-ลหร#อสารสน่เทศท+,ได้�จากการประมวลผล รอ

การเคล#,อน่ย�ายไปส-อ:ปกรณ�แสด้งผลหร#อหน่วยเก)บรอง


หน่วยความจ%า (Memory unit)

• ม+ช#,อเร+ยกหลายช#,อ ได้�แก – หน่วยเก)บปฐ์มภ-ม� (primary storage)– หน่วยความจ%าปฐ์มภ-ม� (primary memory)– หน่วยความจ%าภายใน่ (internal memory)– หน่วยเก)บหล&ก (main storage)– หน่วยเก)บภายใน่ (internal storage) – หน่วยความจ%าหล&ก (main memory)

• ผ-�ผล�ตจะใช�ค%าวา แรม (RAM) ซิ7,งมาจากค%าวา random-access memory เพิราะหน่วยความจ%าถ-กบรรจ:อย-บน่ช�พิท+,เร+ยกวา แรมช�พิ (RAM chip)


รอบเคร#,อง (Machine Cycle)

• ค#อล%าด้&บของปฏิ�บ&ต�การใน่การกระท%าการก&บหน่7,งโปรแกรมค%าส&,ง

• ประกอบด้�วย 2 สวน่ ได้�แก – รอบค%าส&,งเคร#,อง (instruction cycle) เร+ยกวา I-cycle

หร#อ I-time กระท%าโด้ยหน่วยควบค:ม ประกอบด้�วย• 1( ) ไปน่%ามา -fetch, ไปน่%าค%าส&,งมาจากหน่วยความจ%า• (2) ถอด้รห&ส -decode, แปลความหมายตามค%าส&,ง

– รอบการกระท%าการ (execution cycle) เร+ยกวา E-cycle หร#อ E-time กระท%าโด้ยหน่วยค%าน่วณ/ตรรกะ ประกอบด้�วย

• (3) กระท%าการ –execute, ปฏิ�บ&ต�การก&บข�อม-ล• (4) เก)บ –store, จ&ด้เก)บผลล&พิธ�ท+,ได้�จากการประมวลผลลง

ใน่หน่วยความจ%าหร#อเรจ�สเตอร�


รอบเคร#,อง (Machine Cycle)

• ซิ+พิ+ย-จะม+น่าฬิ�การะบบ (system clock) ภายใน่ท+,คอยให�จ&งหวะด้�วยเวลาท+,เทาก&น่แกท:กการปฏิ�บ&ต�การของคอมพิ�วเตอร�

• ความเร)วรอบของน่าฬิ�กาจะม+ผลโด้ยตรงตอความเร)วของคอมพิ�วเตอร�


ต&วอยางการท%างาน่ของรอบเคร#,อง จาก 4 ข&5น่ตอน่ใน่รอบเคร#,อง (1 ) Fetch: หน่วยควบค:มจะไปหย�บค%าส&,งมาจากหน่วยความจ%า (2 ) decode: หน่วยควบค:มจะถอด้รห&สโด้ยแปลความหมายเป8น่ค%าส&,งเคร#,อง โด้ยพิ�จารณาวาการเพิ�,มคา

ตามค%าส&,งน่+5ท%าได้�โด้ยการน่%าคาต&วเลขถ&ด้ไปค#อ 76 ไปใสไว�ใน่เรจ�สเตอร�เพิ#,อการน่+5 ใน่ขณะท+,คาของ 88

ถ-กเก)บไว�เรจ�สเตอร�อ+กต&วหน่7,งเร+ยบร�อยแล�ว (3 ) execute: หน่วยค%าน่วณและตรรกะจะท%าการบวกคาของผลรวมด้�วย 76 ผลรวมท+,ได้�ค#อ 164

(4 ) store: เก)บคา 164 ไว�ใน่เรจ�สเตอร�และน่%าคาไปแทน่ท+,ผลรวมเด้�ม (8 8 ) ใน่หน่วยความจ%าหล&ก


ความเร)วใน่การประมวลผล(Processing Speeds)• Megahertz (MHz)

– เมกะเฮิ�รตซิ� เป8น่เวลาหน่7,งล�าน่รอบเคร#,องตอว�น่าท+• MIPS (Million Instructions Per Second)

– ม�ปส� หน่7,งล�าน่ค%าส&,งตอว�น่าท+• FLOPS (Floating-Point Operations Per Second)

– ฟล)อปส� เวลาใน่การปฏิ�บ&ต�การจ:ด้ลอยต&วเสร)จส�5น่ใน่หน่7,งว�น่าท+• เมกะฟล)อปส� (megaflops หร#อ mflops ค#อหน่7,งล�าน่ ) ค#อการ

ปฏิ�บ&ต�การจ:ด้ลอยต&วหน่7,งล�าน่คร&5งตอว�น่าท+• ก�กะฟล)อปส� (gigaflops หร#อ gflops ค#อพิ&น่ล�าน่)• ท+ราฟล)อปส� (teraflops หร#อ tflops ค#อล�าน่ล�าน่) • พิ+ทาฟล)อปส� (petaflops หร#อ pflops ค#อ พิ&น่ล�าน่ล�าน่)


ความเร)วใน่การประมวลผล(Processing Speeds)• หน่วยว&ด้อ#,น่ๆ เวลาท+,รอบเคร#,องเสร)จส�5น่ใน่เส+5ยวว�น่าท+—• เป8น่ความเร)วของการเสร)จส�5น่ใน่หน่7,งรอบของเคร#,อง • ม+หน่วยว&ด้ความเร)วเป8น่

– ม�ลล�ว�น่าท+ (millisecond) หน่7,งใน่พิ&น่ว�น่าท+ เป8น่หน่วยความเร)วท+,ใช�ใน่คอมพิ�วเตอร�ย:คแรกๆ

– ไมโครว�น่าท+ (microsecond) หน่7,งใน่ล�าน่ว�น่าท+ เป8น่หน่วยความเร)วท+,ใช�ใน่ไมโครคอมพิ�วเตอร�

– น่าโน่ว�น่าท+ (nanosecond) หน่7,งใน่พิ&น่ล�าน่ว�น่าท+ เป8น่หน่วยความเร)วท+,ใช�ใน่เมน่เฟรม

– ไพิโคว�น่าท+ (picosecond) หน่7,งใน่ล�าน่ล�าน่ว�น่าท+ เป8น่หน่วยความเร)วท+,ใช�คอมพิ�วเตอร�ประส�ทธ�ภาพิส-ง ท+,ใช�ใน่งาน่ทด้ลองและว�จ&ย


การแทน่ข�อม-ล: เป3ด้/ป3ด้(Data Representation: On/Off)• ระบบเป3ด้/ป3ด้สองสถาน่ะน่+5เร+ยกวา ระบบฐ์าน่สอง

(binary system) • การใช�สองสถาน่ะแทน่ส&ญญาณไฟฟ2าเป3ด้/ป3ด้ น่+5

สามารถใช�แทน่ข�อม-ลหร#อภาษาของมน่:ษย�ใน่ระบบคอมพิ�วเตอร�


การแทน่ข้#อม�ลิแบบฐาน่สอง แสด้งต&วอยางการแทน่ต&วอ&กษร H-E-R-O ใน่ร-ปแบบของการป3ด้/เป3ด้ หร#อ

01/ ใน่รห&สฐ์าน่สอง (แอสก+-8)


บ�ต , ไบต� และเว�ร�ด้ (Bites, Bytes, and Word)• ใน่ระบบฐ์าน่สอง 0 หร#อ 1 แตละจ%าน่วน่เร+ยกวา

บ�ต (bit) ซิ7,งมาจากค%าวา binary digit • บ�ตเป8น่หน่วยพิ#5น่ฐ์าน่การจ&ด้เก)บข�อม-ลใน่หน่วย

ความจ%าคอมพิ�วเตอร� • แตบ�ตเพิ+ยงหน่7,งบ�ต ยอมไมสามารถใช�แทน่

ต&วเลข , ต&วอ&กษร และอ&กขระพิ�เศษได้�เพิ+ยงพิอท+,คอมพิ�วเตอร�จะประมวลผลได้� พิบวาเม#,อรวบรวมกล:มของบ�ตขน่าด้ท+,เหมาะสมจ%าน่วน่หน่7,ง ประมาณ

- 78 บ�ตเข�าด้�วยก&น่ เร+ยกวาไบต� (byte)


บ�ต , ไบต� และเว�ร�ด้ (Bites, Bytes, and Word)• เว�ร�ด้ (word) ค#อกล:มของบ�ตท+,ถ-กจ&ด้การ หร#อ

จ&ด้เก)บไว�ได้� ณ เวลาหน่7,งๆ โด้ยซิ+พิ+ย-• เว�ร�ด้เป8น่ขน่าด้ของเรจ�สเตอร�ท+,จะใช�อ�างอ�งหน่วย

ของข�อม-ลใน่ระบบคอมพิ�วเตอร� ขน่าด้ของเว�ร�ด้จะแปรเปล+,ยน่ไปตามชน่�ด้ของคอมพิ�วเตอร� เชน่

16 บ�ต , 32 บ�ต , 64 บ�ต เป8น่ต�น่• เคร#,อง 32 บ�ต หมายถ7งม+การอ�างอ�งต%าแหน่ง

(addressing) คร&5งละ 32 บ�ตใน่การท%างาน่คร&5งหน่7,งๆ


เค�ารางการเข�ารห&สฐ์าน่สอง (Binary Coding Scheme)• EBCDIC เอ)บซิ+ด้�ก

– มาจากค%าวา Extended Binary Coded Decimal Interchange Code เป8น่เค�ารางของรห&สท+,ใช�ใน่คอมพิ�วเตอร�เมน่เฟรมของไอบ+เอ)ม และเคร#,องเข�าก&น่ได้�ก&บไอบ+เอ)ม

• ASCII แอสก+ – มาจากค%าวา American Standard Code Information

for Interchange เป8น่รห&สฐ์าน่สองท+,ใช�ก&น่แพิรหลายใน่ไมโครคอมพิ�วเตอร� ASCII-7 ใช�แทน่ข�อม-ลได้� 128 ร-ปแบบ ASCII-8 ใช�แทน่ข�อม-ลได้� 256 ร-ปแบบ

• Unicode ย-น่�โค�ด้– ใช�สองไบต� 16( บ�ต ) ส%าหร&บอ&กขระแตละต&ว สามารถแทน่ได้�

ถ7ง 65, 536 ร-ปแบบ


เค�ารางการเข�ารห&สฐ์าน่สอง ECDIC และ ASCII-8 ม+อ&กขระอ+กหลายต&วท+,ไมถ-กแสด้งใน่ท+,น่+5 ท& 5งเคร#,องหมายวรรคตอน่ , อ&กษรกร+ก , ส&ญล&กษณ�ทางคณ�ตศาสตร� และส&ญล&กษณ�ภาษาตางประเทศ


บ�ตภาวะค-หร#อค+, (Parity Bit)

• บ�ตภาวะค-หร#อค+, หร#อบางท+เร+ยกวาบ�ตตรวจสอบ (parity bit or check bit) เป8น่บ�ตท+,เพิ�,มตอท�ายไบต�เพิ#,อใช�ตรวจสอบความถ-กต�องของข�อม-ลแตละไบต�

• อาจเป8น่ภาวะค- (even parity) หร#อค+, (odd parity) ก)ได้�

• การตรวจสอบความถ-กต�องท+,แมน่ย%ากวาเร+ยกวา CRC (Cyclic Redundancy Check)


Parity bit ต&วอยางของการใช�เค�ารางของพิาร�ต+5แบบภาวะบ�ตค-


หน่วยระบบ(The System Unit)• หน่วยระบบ หร#อต&วเคร#,อง

– เป8น่กลองซิ7,งบรรจ:ไว�ด้�วยสวน่ประกอบทางไฟฟ2าท+,ท%าให�คอมพิ�วเตอร�สามารถท%างาน่ได้�

• ประกอบด้�วย– แหลงจายไฟฟ2า (power supply)– แผงหล&ก (motherboard)– ซิ+พิ+ย- (CPU)– ช�พิประมวลผลเฉพิาะงาน่ (specialized processor

chips)– น่าฬิ�การะบบ (system clock)– แรมช�พิ (RAM chips)– รอมช�พิ (ROM chips)


ภาพิจ%าลองเมน่บอร�ด้ (mainboard or mother board)


หน่วยระบบ(The System Unit)

– ร-ปแบบอ#,น่ของหน่วยความจ%า ได้�แก แคช (cache) , ว+แรม (VRAM) , แฟลช (flash)

– สล)อตและบอร�ด้ขยาย (expansion slots and boards)

– เส�น่บ&ส (bus lines)– พิอร�ต (ports)– สล)อตและการ�ด้ PCMCIA (PCMCIA slots and

cards)

• Peripheral Devices อ:ปกรณ�รอบข�าง– หมายถ7ง ฮิาร�ด้แวร�ท+,อย-ภายน่อกซิ+พิ+ย-


หน่วยระบบและแผงหล&ก (system unit and motherboard) (บน่ ) หน่วยระบบ (ลาง ) แผงหล&ก


ไมโครคอมพิ�วเตอร�และไมโครโปรเซิสเซิอร� ไมโครคอมพิ�วเตอร�และช�พิท+,น่�ยมใช�ก&น่แพิรหลาย


แรมช�พิ (RAM Chips)

• SIMM-ซิ�ม (single in-line memory module) – แรมช�พิร: น่กอน่ๆ ม&กผน่วกเป8น่แถวเด้+,ยวๆ บน่บน่แผงแล�ว

เส+ยบลงใน่ชองเส+ยบ (socket) บน่เมน่บอร�ด้ ซิ�มจะใช�แรมช�พิหลายอ&น่ผน่7กลงบน่ด้�าน่เด้+ยว

• DIMM-ด้�ม (dual in-line memory module)– แรมช�พิร: น่ใหมน่�ยมใช� ซิ7,งจะผน่7กแรมช�พิหลายอ&น่ลงบน่ท&5ง

สองด้�าน่• แรมช�พิม+หลายชน่�ด้

– DRAM-ด้+แรม(dynamic ram) เป8น่ช�พิท+,จ%าเป8น่ต�องถ-กร+เฟรช (refresh) เพิ#,อประจ:ไฟฟ2าใหมบอยๆ โด้ยซิ+พิ+ย-

– SRAM-เอสแรม (static RAM) เป8น่ช�พิความเร)วส-งเพิราะไมจ%าเป8น่ต�อง refresh ใช�ส%าหร&บงาน่บางอยางใน่หน่วยความจ%า ด้�วยข�อจ%าก&ด้ด้�าน่ขน่าด้และราคา


แรมช�พิ (RAM Chips)

– EDO RAM-อ+ด้+โอแรม (extended data-out RAM) เป8น่ด้+แรมชน่�ด้ใหม ซิ7,งม+ประส�ทธ�ภาพิใกล�เค+ยงเอ)สแรม ม+ขาจ%าน่วน่ 72 ขา ความเร)วประมาณ 6

0 ns– SDRAM-เอสด้+แรม (synchronous DRAM) ม+ขา

จ%าน่วน่ 168 ขา ความเร)วประมาณ - 610 ns สามารถเพิ�,มอ&ตราความเร)วของบ&สสวน่หน่�า (FSB: front side bus) ได้�ถ7ง -100133 MHz.

• SDRAM บางชน่�ด้ย&งม+ค:ณสมบ&ต�ท+,เร+ยกวา ECC (Error Checking & Correcting ) เป8น่แรมชน่�ด้ท+,ม+การตรวจและแก�ไขข�อผ�ด้พิลาด้ใน่หน่วยความจ%าให�โด้ยอ&ตโน่ม&ต�


รอมช�พิ (ROM chip)

• รอม-ROM มาจากค%าวา read-only memory หน่วยความจ%าท+,อาน่ได้�อยางเด้+ยว ท+,ม&กร- �จ&กใน่ช#,อเฟ3ร�มแวร� (firmware) ไมสามารถเข+ยน่หร#อลบได้�โด้ยผ-�ใช�

• แบงออกเป8น่– PROM-พิรอม (programmable read-only

memory) เป8น่รอมช�พิเปลาๆ ท+,สามารถเข+ยน่โปรแกรมลงไปได้�โด้ยอาศ&ยเคร#,องม#อพิ�เศษ และหล&งจากเข+ยน่แล�วไมสามารถลบได้�

– EPROM-อ+พิรอม (erasable PROM) เชน่เด้+ยวก&บพิรอม เป8น่รอมช�พิท+,สามารถใช�เคร#,องม#อพิ�เศษเข+ยน่โปรแกรมลงไปและได้� แตการลบจะอาศ&ยอ:ปกรณ�พิ�เศษท+,ใช�แสงอ&ลทราไวโอเล)ต

– EEPROM-อ+อ+พิรอม (electrically EPROM)เป8น่รอมช�พิท+,สามารถเข+ยน่และลบโด้ยอาศ&ยกระบวน่การทางไฟฟ2า


หน่วยความจ%าแคช (cache memory)

• หน่วยความจ%าแคช เป8น่พิ#5น่ท+,หน่วยความจ%าความเร)วส-งพิ�เศษท+,ซิ+พิ+ย-สามารถเข�าถ7งได้�อยางรวด้เร)วกวาแรม ม+ราคาแพิงกวา ขน่าด้เล)กกวา– Primary cache เร+ยกวา cache level 1 หร#อ L1 เป8น่

หน่วยความจ%าแคชท+,อย-ภายใน่ต&วซิ+พิ+ย- (internal cache) อย-ใน่ต%าแหน่งท+,ใกล�ก&บซิ+พิ+ย-มากท+,ส:ด้ ม+ความเร)วเทาก&บความเร)วของซิ+พิ+ย-

– Secondary cache เร+ยกวา cache level 2 หร#อ L 2เป8น่หน่วยความจ%าแคชท+,อย-ภายน่อกต&วซิ+พิ+ย- (external cache) ต�ด้ต&5งบน่เมน่บอร�ด้ อย-ใน่ต%าแหน่งถ&ด้จาก cache L 1 แตใกล�ซิ+พิ+ย-กวาแรม

– Cache L 3 (Level 3) เป8น่หน่วยความจ%าท+,อย-ภายน่อกซิ+พิ+ย- บน่เมน่บอร�ด้แตอย-ใกล�ก&บซิ+พิ+ย-มาก ม+ความเร)วมากกวาแรมแตช�ากวา cache L 1 และ L 2 แตขน่าด้ใหญกวา


แสด้งการท%างาน่อยางงายของแคชประเภทตางๆ


เส�น่บ&ส (Bus Lines)

• เร+ยกส&5น่ๆ วา บ&ส • ค#อเส�น่ทางผาน่ของไฟฟ2าท+,จ&ด้เตร+ยมไว�ส%าหร&บการ

สงผาน่บ�ตภายใน่ซิ+พิ+ย- และระหวางซิ+พิ+ย-ก&บอ:ปกรณ�อ#,น่ๆ ใน่หน่วยระบบ

• ใน่ระบบคอมพิ�วเตอร�ม+บ&สหลายชน่�ด้ เชน่– บ&สแอด้เด้รส (address bus)– บ&สควบค:ม (control bus) ,– บ&สข�อม-ล (data bus)

• ใน่ไมโครคอมพิ�วเตอร� บ&สท+,ส%าค&ญเร+ยกวา บ&สขยาย (expansion bus) ท+,ใช�ขน่ถายข�อม-ลระหวางแรมก&บสล)อตขยาย


บ&ส เส�น่ทางผาน่ไฟฟ2าท+,สงผาน่บ�ตภายใน่ซิ+พิ+ย-และระหวางซิ+พิ+ย-ก&บอ:ปกรณ�รอบข�าง บ&สขยายใช�เช#,อมตอแรมก&บสล)อตขยาย โลค&ลบ&สใช�เช#,อมตอสล)อตขยายไปย&งซิ+พิ+ย-โด้ยตรง


บ&ส (bus)

• แอด้เด้รสบ&ส (Address Bus)– ใช�สงข�อม-ลประเภทท+,อย-ของอ:ปกรณ�ต�น่ทางและอ:ปกรณ�ปลายทาง

เพิ#,อเป8น่แหลงอ�างอ�งกอน่ท+,จะท%าการสงข�อม-ลบน่บ&สข�อม-ล

• บ&สข�อม-ล ( Data Bus)– ค#อเส�น่ทางท+,เช#,อมระหวางโพิรเซิสเซิอร�ก&บหน่วยความจ%า หร#อ

หน่วยความจ%าก&บอ:ปกรณ�อ�น่พิ:ต/เอาต�พิ:ต• คอน่โทรลบ&ส (Control Bus)

– ค#อทางเด้�น่ส%าหร&บส&ญญาณควบค:มการท%างาน่ของสวน่ตางๆ


บ&สแอด้แด้รส (address bus) บ&สข�อม-ล (data bus) และบ&สควบค:ม (control bus) ใช�เช#,อมตอระหวางโพิรเซิสเซิอร� (ALU + Control unit) ก&บหน่วยความจ%าหล&ก และใช�เช#,อมตอก&บ I/O ผาน่ขยายหร#อ I/O bus


พิอร�ต (Ports 1) ( )

• ค#อซิ)อกเก)ตท+,อย-ด้�าน่น่อกของต&วเคร#,องท+,ถ-กเช#,อมตอไปย&งสวน่บอร�ด้ขยายด้�าน่ใน่ของต&วเคร#,อง

• พิอร�ตม+หลายชน่�ด้ ได้�แก– Parallel Port พิอร�ตขน่าน่ หร#อ LPT: port

• เป8น่สายเช#,อมตอท+,อน่:ญาตให�ม+การสงผาน่ข�อม-ลท+ละ 8บ�ตอยางตอเน่#,อง จ7งสงได้�เร)วกวาพิอร�ตอน่:กรม ระยะทางไมเก�น่ 15 ฟ:ต ด้&งน่&5น่ จ7งม&กน่�ยมใช�เป8น่สายเช#,อมตอก&บเคร#,องพิ�มพิ�

• ม+ร- 25 ร- (พิอร�ตน่+5จะเป8น่ต&วเม+ย หมายถ7งม+ร-ท+,ต&วพิอร�ต)

• พิอร�ตน่+5จะตอก&บอ:ปกรณ�ตาง ๆ เชน่ เคร#,องพิ�มพิ� เทปได้ร�ฟ สแกน่เน่อร� เป8น่ต�น่ สามารถตอความยาวไมมากน่&ก ม+ราคาแพิงกวาสายของพิอร�ตอน่:กรมด้�วย


พิอร�ต (Ports ) (2 )

– Serial Port พิอร�ตอน่:กรม หร#อ COM port หร#อพิอร�ต RS-23 2

• เป8น่สายเช#,อมตอท+,สงบ�ตท+ละ 1 บ�ตบน่สายเพิ+ยงเส�น่เด้+ยว

• พิอร�ตอน่:กรมจะม+ห&วเข)ม 9 เข)ม หร#อ 25 เข)ม (พิอร�ตน่+5จะเป8น่ต&วผ-� เพิราะม+เข)มย#,น่ออกมา)

• ใช�เช#,อมตอก&บอ:ปกรณ�ตาง ๆ เชน่ เม�าส� โมเด้)ม สแกน่เน่อร� เป8น่ต�น่

• สามารถตอความยาวได้�ถ7ง 6 เมตร และราคาสายก)ไมแพิงน่&ก


พิอร�ต• Video Adapter Port

– ใช�เช#,อมตอระหวางจอภาพิซิ7,งอย-ภายน่อกเข�าก&บการ�ด้แสด้งผลท+,อย-ภายใน่ต&วเคร#,อง

• SCSI สก&ซิซิ+,– มาจากค%าวา Small Computer System Interface

พิอร�ตแบบสก&ซิซิ+,สามารถเช#,อมตอเพิ#,อร&บสงแบบความเร)วส-งเข�าก&บอ:ปกรณ�แบบสก&ซิซิ+,อ#,น่ๆ ได้� 7-15 ต&ว

• Infrared Port พิอร�ตอ�น่ฟราเรด้– จะอน่:ญาตให�คอมพิ�วเตอร�สามารถเช#,อมตอก&บอ:ปกรณ�อ#,น่ๆ

โด้ยปราศจากสายได้�• USB Port ย-เอสบ+

– พิอร�ตท+,อน่:ญาตให�อ:ปกรณ�จ%าน่วน่ถ7ง 127 อ:ปกรณ�สามารถเช#,อมตอผาน่พิอร�ตท&,วไปเพิ+ยงหน่7,งพิอร�ต

• PCMCIA หร#อพิ+ซิ+การ�ด้• มาจากค%าวา Personal Computer Card Memory

International Association


พิอร�ต• พิอร�ต USB (Universal Serial Bus Port)• พิอร�ตชน่�ด้ใหมร&บสงความเร)วได้�ส-งกวาพิอร�ต

ท&,วไป• สามารถเช#,อมตออ:ปกรณ�ตอเน่#,องได้� 127 ต&ว• เป8น่มาตรฐ์าน่ใหมท+,ม+มาก&บเคร#,องคอมพิ�วเตอร�• การต�ด้ต&5ง เพิ+ยงตออ:ปกรณ�เข�าก&บ USB port ก)

สามารถใช�งาน่อ:ปกรณ�น่&5น่ๆ ได้� โด้ยไมจ%าเป8น่ต�อง boot เคร#,องใหม

• น่อกจากพิอร�ตอน่:กรมและขน่าน่แล�ว ย&งม+พิอร�ตอ#,น่ ๆ อ+กได้�แก พิอร�ตค+ย�บอร�ด้ , พิอร�ตเกมส� ,พิอร�ตจอ เป8น่ต�น่


พิอร�ตด้�าน่หล&งของพิ+ซิ+และแมคอ�น่ทอช (ลาง )สายโซิ 2 แบบ อ:ปกรณ�แบบสก&ซิซิ+สามารถตอเข�าก&บด้�าน่ใน่หร#อด้�าน่ของคอมพิ�วเตอร�ก)ได้�


สายโซิ 2 แบบ อ:ปกรณ�แบบสก&ซิซิ+สามารถตอเข�าก&บด้�าน่ใน่หร#อด้�าน่ของคอมพิ�วเตอร�ก)ได้�


พิ+ซิ+การ�ด้ ม+ขน่าด้พิอๆ ก&บบ&ตรเครด้�ต สวน่ใหญใช�เส+ยบลงใน่สล)อตของโน่�ตบ:�คเพิ#,อแรมหร#อเป8น่แฟ8กซิ�/โมเด้)ม


สล)อต (slot)

• ISA Slots ( Industrial Standard Architecture)

– เป8น่ Slots ท+,ม+การเช#,อมตอแบบ 16 บ�ต เป8น่มาตราฐ์าน่แบบเกา

ท+,ตอเช#,อมก&บอ:ปกรณ�ท+,ม+การร&บสงไมมาก เชน่ โมเด้)ม การ�ด้จอ

• PCI Slots (Peripheral Connection Interface)

– เป8น่ Slots ท+,ม+การเช#,อมตอแบบ 32 บ�ต ส%าหร&บอ:ปกรณ�ตอพิวง

ท+,ใช�ความเร)วส-งข75น่ เชน่ การ�ด้เส+ยง การ�ด้จอ ให�ม+ประส�ทธ�ภาพิใน่ระด้&บ Graphics

• Communication Port (Com port)

– เป8น่ Port ท+,ใช�ตอก&บอ:ปกรณ�ภายน่อก ท&5ง Serial Port (ได้�แก เม�าส� โมเด้)ม) และ Parallel Port (ได้�แก เคร#,องพิ�มพิ�)

• AGP Slots (Accelerated Graphics Port)

– เป8น่ Slots ท+,ม+การเช#,อมตอแบบ 32 บ�ต ส%าหร&บอ:ปกรณ�ตอพิวง

ท+,ใช�ความเร)วส-งข75น่ เชน่ การ�ด้เส+ยง การ�ด้จอ ให�ม+ประส�ทธ�ภาพิใน่ระด้&บ Graphics ท&5ง 2 และ 3ม�ต� ใน่ระด้&บ 64 บ�ต

• IDE Connector– เป8น่ Connector ท+,ใช�ตอก&บ

Hard Disk และ CD-Rom• Battery Backup

– ใช�ส%าหร&บร&กษา เวลาและข�อม-ลของอ:ปกรณ�ตางๆ ท+,จ%าเป8น่ใน่เวลาท+,ป3ด้เคร#,อง


USB• Universal Serial Bus (USB - ย-เอสบ+ ) เป8น่ข�อก%าหน่ด้มาตรฐ์าน่

ของบ&สการส#,อสารแบบอน่:กรม เพิ#,อใช�ใน่การเช#,อมตอก&บอ:ปกรณ� ซิ7,งโด้ยท&,วไปจะใช�ก&บคอมพิ�วเตอร� แตสามารถใช�ได้�ก&บอ:ปกรณ�อ#,น่ เชน่เซิตทอปบอกซิ� (set-top boxes), เคร#,องเลน่เกม (game consoles) และพิ+ด้+เอ (PDAs).

• ย-เอสบ+ได้�กลายเป8น่ร-ปแบบการเช#,อมตอมาตรฐ์าน่ส%าหร&บอ:ปกรณ�ม&ลต�ม+เด้+ย เชน่ สแกน่เน่อร� หร#อกล�องถายร-ปด้�จ�ตอล

• น่�ยมน่%าไปทด้แทน่การเช#,อมตอแบบเด้�ม เชน่ การเช#,อมตอแบบขน่าน่ (parallel) ส%าหร&บเคร#,องพิ�มพิ� การเช#,อมตอแบบอน่:กรม(serial) ส%าหร&บโมเด้)ม

• เน่#,องจากย-เอสบ+ชวยลด้ข�อจ%าก&ด้หลาย ๆ ด้�าน่ของการเช#,อมตอแบบเด้�ม เชน่ การเช#,อมตอเคร#,องพิ�มพิ�หลาย ๆ เคร#,องเข�าก&บคอมพิ�วเตอร�เคร#,องเด้+ยว

• ม+เพิ+ยงอ:ปกรณ�ท+,ต�องการความสามารถใน่การสงผาน่ข�อม-ลมาก ๆ เทาน่&5น่ท+,ไมสามารถใช�ย-เอสบ+ เชน่ จอภาพิแสด้งผล หร#อมอน่�เตอร� และอ:ปกรณ�ด้�จ�ตอลว+ด้+โอค:ณภาพิส-ง เป8น่ต�น่


(A) (B) คอน่เน่คเตอร� USB แบบ A (C) USB hub

อ ตราความเร'วUSB 1.0 200 MbpsUSB 2.0 480 MbpsUSB 3.0 5,000 Mbps


FireWire 1( )• ไฟร�ไวร� (FireWire) อาจร- �จ&กใน่ช#,อ i.Link และ IEEE 1394 เป8น่

ข�อก%าหน่ด้มาตรฐ์าน่การเช#,อมตอบ&สการส#,อสารแบบอน่:กรมของคอมพิ�วเตอร�สวน่บ:คคล

• อ:ปกรณ�ท+,น่�ยมใช� FireWire มากท+,ส:ด้ค#อ กล�องว�ด้+โอด้�จ�ท&ล ซิ7,งม+ชองเส+ยบ FireWire มาต&5งแต ค.ศ . 1995 เคร#,องคอมพิ�วเตอร�บางย+,ห�อ เชน่ แอปเป3ล คอมพิ�วเตอร� หร#อ โซิน่+, ได้�รวม FireWire เป8น่อ:ปกรณ�มาตรฐ์าน่เชน่ก&น่

• FireWire ร: น่แรกเร+ยกวา FireWire 400 สามารถสงข�อม-ลได้� 100 200 400, , Mbps (ใน่ความเป8น่จร�งจะสงได้�

98304 196608 393216. , . , . Mbit/s ตามล%าด้&บ ) สามารถตอพิวงอ:ปกรณ�ได้�ส-งส:ด้ 63 ช�5น่ (โด้ยใช�ฮิ&บเข�าชวย ) สามารถเช#,อมตอแบบ peer-to-peer เชน่ เช#,อมระหวางเคร#,องพิ�มพิ�และสแกน่เน่อร� โด้ยไมต�องผาน่คอมพิ�วเตอร� FireWire ย&งสามารถจายพิล&งงาน่ได้� 45 ว&ตต�ตอพิอร�ทอ+กด้�วย

• FireWire 800 เป8น่มาตรฐ์าน่ท+,แอปเป3ลพิ&ฒน่าเพิ�,มเต�มจาก IEEE1394b ใน่ป= ค.ศ . 2003 โด้ยพิ&ฒน่าให�ม+ความเร)วเพิ�,มข75น่เป8น่

786432. Mbit/s โด้ยท+,ย&งเข�าก&น่ได้�ก&บ FireWire 400 ร: น่เกา


FireWire 2( )

• ด้�วยการพิ&ฒน่าตามหล&กการของการสงข�อม-ลแบบใหมโด้ยการสงแบบค-ขน่าน่ 9 พิ�น่ จะชวยใน่การสงผาน่ข�อม-ลได้�อยางรวด้เร)ว โด้ยFirewire 2008 ความเร)ว 32Gbit/s ได้�ร&บการร&บรองแล�ว จากสมาพิ&น่ธ� IEEE โด้ยได้�ท%าการร&บรองมาตราฐ์าน่ IEEE 1394 แล�ว หร#อท+,ร- �จ&กก&น่ใน่น่าม Firewire โด้ยมาตราฐ์าน่น่+5ได้�ถ-กเร+ยกวา IEEE 1394-2008

• จะม+สเปคความเร)วอย-ท+, 16. Gbit/s และ 32. Gbit/s โด้ย Firewire ใหมน่+5จะใช�เคเบ�ล

แบบ 9 pin เหม#อน่ก&บ Firewire 800 แตกล&บเป8น่ท+,น่�ยมมากกวา หากด้-ใน่กล:มกล�องถายว+ด้+โอประเภท DV แตส%าหร&บ Firewire 800 น่&5น่กล:มผ-�ใช�ม+อย-จ%าก&ด้มากIEEE กลาววามาตรฐ์าน่ใหมน่+5น่%าออกมาใช�ต& 5งแตต:ลาคมป= 2551

ต&วอยางห&วเส+ยบ FireWire แบบ 6 พิ�น่

อ ตราความเร'ว FireWireFireWire 10. 400 MbpsFireWire 20. 800 Mbps


ช�ปเซิ)ต (chipset)

• ช�พิเซิ)ตเป8น่เสม#อน่ห&วใจของเมน่บอร�ด้ ม+หน่�าท+,หล&กเป8น่เหม#อน่ท&5ง อ:ปกรณ� แปลภาษา ให�อ:ปกรณ�ตางๆ ท+,อย-บน่เมน่บอร�ด้สามารถท%างาน่รวมก&น่ได้� และท%าหน่�าท+,ควบค:ม อ:ปกรณ�ตางๆ ให�ท%างาน่ได้�ตามต�องการ

• ช�ปเซิ)ตประกอบด้�วย– System Controller (Intel เร+ยกวา North Bridge น่อร�ธ

บร�ด้จ� ) หร#อ Memory Controller Hub (MCH) ท%าหน่�าท+,ควบค:มการส#,อสารระหวางหน่วยความจ%าของระบบ , โปรเซิสเซิอร� ,AGP

– PCI to ISA Bridge (หร#อ Intel เร+ยกวา South Bridge เซิาธ�บร�ด้จ� ) หร#อ I/O Controller Hub (ICH) ท%าหน่�าท+,ใน่การควบค:มการส#,อสารระหวางอ:ปกรณ� PCI, ระบบควบค:มบ&ส ,อ:ปกรณ� ATA, AC'97, USB, IEEE1397 (firewire) และ LPC controller [อ:ปกรณ�คอน่โทรลเลอร�เหลาน่+5ถ-กบ&ด้กร+ต�ด้อย-บน่มาเธอร�บอร�ด้และไมสามารถเปล+,ยน่หร#อท%าการอ&พิเกรด้ได้�]หร#ออ:ปกรณ�ท+,ม+ความเร)วต%,ากวา เชน่ ระบบบ&สแบบ ISA ระบบบ&สอน่:กรมแบบ USB ช�พิคอน่โทรลเลอร� IDE ช�พิหน่วยความจ%ารอมไออส ฟล)อบป=5 ด้�กส� ค+ย�บอร�ด้ พิอร�ตอน่:กรม และพิอร�ตขน่าน่


Front Side Bus (FSB) บ&สสวน่หน่�า

• FSB เป8น่อ�น่เตอร�เฟซิระหวางโปรเซิสเซิอร�ก&บช�ปเซิ)ต North Bridge ของเมน่บอร�ด้ น่าฬิ�กาของบ&สย�,งเร)วก)ย�,งม+แบน่ด้�ว�ธมากข75น่

• FSB ค#อความเร)วบ&สซิ7,งใช�ใน่การเช#,อมตอโปรเซิสเซิอร�เข�าก&น่หน่วยความจ%าหล&ก (RAM) เน่#,องจากโปรเซิสเซิอร�ม+ความเร)วส-งข75น่เร#,อยๆ ความเร)วบ&สของระบบจ7งกลายเป8น่ป�ญหาคอขวด้ส%าหร&บพิ+ซิ+ย:คใหม โด้ยท&,วไปแล�วความเร)วบ&สของระบบค#อ 400MHz, 533 MHz, 667 MHz, และ 800MHz


FSB = ค#อ Front Side Bus หมายถ7ง การสงข�อม-ลระหวาง CPU และ ช�พิเซิ)ต NorthBridge


1 ca-cpu structure (wichet p.'s conflicted copy 2012-12-17)

Documents

Transcript of 1 ca-cpu structure (wichet p.'s conflicted copy 2012-12-17)